侵权投诉
当前位置:

OFweek电子工程网

放大/调整/转换

正文

采用FPGA实现音频模数转换器

导读: 数字系统已经越来越广泛地应用到现实世界的各个领域中,绝大多数数字系统无法直接处理现实世界中的信号,必须采用ADC器件把模拟信号转换成数字信号后才能处理。FPGA和DSI处理器是数字信号处理的两大主流技术。

  引 言

  数字系统已经越来越广泛地应用到现实世界的各个领域中,绝大多数数字系统无法直接处理现实世界中的信号,必须采用ADC器件把模拟信号转换成数字信号后才能处理。FPGA和DSI处理器是数字信号处理的两大主流技术。随着技术的发展和进步,一些FPGA器件集成了一些模拟电路以及混合信号处理模块,比如集成温度监控二极管。Actel公司的混合FPGA系列已经集成ADC、DAC、PGA(Programmable Gain Amplitier)、电压参考基准源和RC(Resistance Capacitance)振荡器。Xilinx公司的V5系列FPGA集成电压和温度监控ADC,用户可以直接通过JTAG下载调试接口读取电压和温度值。但这些单元物理位置固定,灵活性受限,仅限于特定的应用。而采用FPGA的LVDS接收器来实现ADC,逻辑电路完全在FPGA内部实现,可重新配置,扩展性好,需要的外围器件少,使FPGA能直接进行混合信号处理。

  1 ∑-△ADC原理

  ∑-ADC的核心是∑-△调制器和数字滤波器。∑-△调制原理在半个多世纪前已经提出,但在20世纪90年代才广泛应用到ADC设计中。∑-△ADC的模型[1]如图1所示。

  

  从图中可以看到,∑-△架构的ADC主要由左边方框内模拟∑-△调制器和右边的数字滤波器组成。∑-△调制器包含1个积分器、1个ADC和1个构成反馈环路的DAC。其中积分器用离散时间表示,以方便采用Z变换分析。e(n)是AD量化器的量化噪声。假设量化噪声是加性噪声,假设量化噪声是加性噪声,反馈环路中DAC是理想的,其传输函数是固定增益。采用线性系统分析方法,先令e(n)=O,考察积分器的差分方程:

  

  器特性,因此噪声被高通滤波,调制器对应的时域输出为

  y(n)=x(n-1)+e(n)-e(n-1) (8)

  剩余的噪声则由后续的数字滤波器滤除。

        2 LVDS收发器标准及其原理

  LVDS是一种低压低功耗的高速串行差分数据传输标准,在高速数据互联和数据通信领域得到广泛的应用,主流的FPGA器件都集成了高速的LVDS收发器。LVDS收发传输框图如图2所示。

  

  在图2中,LVDS发送端的4个开关管交叉控制3.5mA电流源在接收端的流向。电流在100 Ω电阻上建立约350 mV的电压差,接收器通过比较电压的极性来判决是逻辑“l”还是逻辑“0”。LVDS驱动器是电流型,对电源波动不敏感,功耗很低,1路LVDS传输功耗为35 mA×350 mV=1.2 mW。由于采用差分传输方式,LVDS收发器可以很好地消除共模干扰,提高系统电磁兼容性能[2]。利用FPGA集成的LVDS接收器,配合少量外围器件,即可在FPGA内部实现ADC。

1  2  下一页>  
声明: 本文由入驻OFweek公众平台的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号