侵权投诉
当前位置:

OFweek电子工程网

EMC/EMI/ESD设计

正文

高速PCB中电源完整性的设计

导读: 随着PCB设计复杂度的逐步提高,对于信号完整性的分析除了反射,串扰以及EMI之外,稳定可靠的电源供应也成为设计者们重点研究的方向之一。尤其当开关器件数目不断增加,核心电压不断减小的时候,电源的波动往往会给系统带来致命的影响,于是人们提出了新的名词:电源完整性。

  一、引言

  随着PCB设计复杂度的逐步提高,对于信号完整性的分析除了反射,串扰以及EMI之外,稳定可靠的电源供应也成为设计者们重点研究的方向之一。尤其当开关器件数目不断增加,核心电压不断减小的时候,电源的波动往往会给系统带来致命的影响,于是人们提出了新的名词:电源完整性,简称PI(powerintegrity)。当今国际市场上,IC设计比较发达,但电源完整性设计还是一个薄弱的环节。因此本文提出了PCB板中电源完整性问题的产生,分析了影响电源完整性的因素并提出了解决PCB板中电源完整性问题的优化方法与经验设计,具有较强的理论分析与实际工程应用价值。

  二、电源噪声的起因及分析

  对于电源噪声的起因我们通过一个与非门电路图进行分析。图1中的电路图为一个三输入与非门的结构图,因为与非门属于数字器件,它是通过“1”和“0”电平的切换来工作的。随着IC技术的不断提高,数字器件的切换速度也越来越快,这就引进了更多的高频分量,同时回路中的电感在高频下就很容易引起电源波动。如在图1中,当与非门输入全为高电平时,电路中的三极管导通,电路瞬间短路,电源向电容充电,同时流入地线。此时由于电源线和地线上存在寄生电感,我们由公式V=LdI/dt可知,这将在电源线和地线上产生电压波动,如图2中所示的电平上升沿所引入的ΔI噪声。当与非门输入为低电平时,此时电容放电,将在地线上产生较大的ΔI噪声;而电源此时只有电路的瞬间短路所引起的电流突变,由于不存在向电容充电而使电流突变相对于上升沿来说要小。从对与非门的电路进行分析我们知道,造成电源不稳定的根源主要在于两个方面:一是器件高速开关状态下,瞬态的交变电流过大;  

  

 

  二是电流回路上存在的电感。所谓地电源完整性问题是指在高速PCB中,当大量的芯片同时开启或关闭时,在电路中就会产生较大的瞬态电流,同时由于电源线和地线上电感电阻的存在,就会在两者之上产生电压波动。了解到电源完整性问题的本质,我们知道,要解决电源完整性问题,首先对于高速器件来说,我们通过加去耦电容来去掉它的高频噪声分量,这样就减少信号的瞬变时间;对于回路中所存在的电感来说,我们则要从电源的分层设计来考虑。

  三、去耦电容的应用

  

  在高速PCB设计中,去耦电容起着重要的作用,它的放置位置也很重要。这是因为在电源向负载短时间供电中,电容中的存储电荷可防止电压下降,如电容放置位置不恰当可使线阻抗过大,影响供电。同时电容在器件的高速切换时可滤除高频噪声。我们在高速PCB设计中,一般在电源的输出端和芯片的电源输入端各加一个去耦电容,其中靠近电源端的电容值一般较大(如10μF),这是因为PCB中我们一般用的是直流电源,为了滤除电源噪声电容的谐振频率可以相对较低;同时大电容可以确保电源输出的稳定性。对于芯片接电源的引脚处所加的去耦电容来说,其电容值一般较小(如0.1μF),这是因为在高速芯片中,噪声频率一般都比较高,这就要求所加去耦电容的谐振频率要高,即去耦电容的容值要小。

  对于去耦电容的放置,我们知道,如果位置不当的话会增大线路阻抗,降低其谐振频率同时影响供电。对于去耦电容和芯片或电源中的电感,我们可以通过公式:求出,在公式中,l:电容与芯片间的线长;r:线半径;d:电源线与地之间的距离;

  由此我们知道,要减少电感L,则必须减少l和d,即减少去耦电容和芯片所形成的环路面积,也就是要求电容与芯片尽可能靠近芯片器件。

1  2  下一页>  
声明: 本文由入驻OFweek公众平台的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号