侵权投诉
当前位置:

OFweek电子工程网

IC设计

正文

三星完成ARM处理器测试用芯片的流片设计

—— 基于20nm HKMG制程工艺的ARM处理器测试用芯片的流片设计工作

导读: 三星公司近日宣称已经和ARM,以及EDA自动化设计软件供应商Cadence Design Systems一起完成了一款基于20nm HKMG制程工艺的ARM处理器测试用芯片的流片设计工作。

  三星公司近日宣称已经和ARM,以及EDA自动化设计软件供应商Cadence Design Systems一起完成了一款基于20nm HKMG制程工艺的ARM处理器测试用芯片的流片设计工作。

  三星表示,与之前的制程产品相比,20nm制程芯片必须采用不同的设计方法,而且其20nm制程产品采用了新的器件结构和互联层结构,并使用了新的电路布局方式。三星在20nm节点将转向使用基于gate-last工艺的HKMG技术,而其32/28nm产品则仍采取的是基于gatefirst工艺的HKMG技术。

  三星还透露,这次20nm测试芯片的设计过程中,同时使用了Cadence的统一化设计流EDA软件和Synopsys的Galaxy设计流EDA软件,以设计芯片上不同种类的器件,比对的结果是两款软件均能满足使用要求。

  大部分的芯片设计工作当然还是由ARM公司来完成,这其中包括了Cortex M0核心,存储部分,GPIO以及部分离散测试结构部分。另外三星还表示其20nm设计用工具目前已经开放给其客户使用。

声明: 本文由入驻OFweek公众平台的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号