侵权投诉
当前位置:

OFweek电子工程网

工艺/制造

正文

14nm制造工艺会是硅芯片尺寸的尽头吗?

导读: 近年来,芯片的发展进程始终严格遵守着“摩尔定律”,并有条不紊地进行着,直到14nm制造工艺的芯片在英特尔的实验室中被研制成功,业界开始有了担忧。尽管英特尔依然乐观地预测将于2015年之前推出8nm制程工艺的芯片,但人们还是怀疑14nm可能将成为硅芯片尺寸的最终尽头。

  近年来,芯片的发展进程始终严格遵守着“摩尔定律”,并有条不紊地进行着,直到14nm制造工艺的芯片在英特尔的实验室中被研制成功,业界开始有了担忧。

  据摩尔定律所说,集成在同一芯片上的晶体管数量大约每两年增加一倍,同时相同大小的芯片将具有双倍的性能。一旦达到14nm的制程,将极其接近硅晶体的理论极限数字(大约为9nm到11nm)。

  尽管英特尔依然乐观地预测将于2015年之前推出8nm制程工艺的芯片,但人们还是怀疑14nm可能将成为硅芯片尺寸的最终尽头。

  纳米级芯片速度放缓

  我们相信,寻找这一答案恐怕还要从芯片的发展历史说起,早在上世纪八九十年代,无论是英特尔、IBM 还是TMSC(台积电)宣布他们的晶体管产品跨越至下一个纳米级,或者其芯片的晶圆工厂进入到微米级梯队,都足以称为是令业界震惊的大事件。比如1985年,英特尔的80386处理器采用了1微米制造工艺;2004年底,微米尺寸被彻底抛弃,采用90nm的Winchester AMD 64和Prescott Pentium 4成为了当时业界的新标。

  不过在最近,硅芯片的工艺制程速度被不断放缓。现阶段的数码设备所使用的处理器、传感器以及内存芯片基本都是基于45nm或60nm,因为除了英特尔以外,几乎没有哪家的硅芯片产品或技术能够达到32nm,更别提22nm了。

  传统制造工艺遭遇瓶颈

  原因在于,芯片在制造过程中通常会采用的自上而下、逐层制造的方法已经出现了技术瓶颈,即使在通过最新的原子层沉积技术,将芯片工艺进一步带入22nm、16甚至14nm,以及硅晶体管的“三维”结构后,恐怕就再也没路可走了。

  我们知道,原子的体积非常小,例如,一个氢原子大约只是0.1nm,铯原子的体积在0.3nm左右,而硅芯片上的原子大概在0.2nm左右。如此,可以正确理解为,22或16nm的硅芯片上可以聚集几百个原子,但这并不是某一个晶体管的大小,它实际上是一种离散芯片元件距离的有效措施而已。在22nm芯片中,这种制造工艺目前只被英特尔一家所掌握,并且其相关的芯片产品Ivy Bridge也即将面向市场其中的高-K介电层只有0.5nm厚,相当于2到3个原子的厚度。

  然而问题在于,世界上没有一种制造技术是完美的。当我们因为某个不适合的原子而影响了整个芯片时,它将不再可能创造出性能可靠且具备成本效益的优质电路。

  突破口可能是“补充技术”

  那么,究竟应该如何突破14nm的技术瓶颈,也许惟一的选择应该是改变现有芯片的制造方式,现在研究人员每年都花费大量的时间和金钱在已有的逐层蚀刻技术领域,但这并不是解决问题的方向。

  未来几年的应对措施应该聚焦在那些临时补充技术上,例如IBM的“silicon glue”以及Invensas的chip-stacking技术等,这些技术既可以降低能耗,提高单芯片性能,又可以将更多晶体管汇聚到同一晶圆片上其技术关键在于,减少栅极漏电来控制功耗,以及在单晶片上构建更多数量的元件。

  好在英特尔最近公布的14nm路线图已经回应了我们对于突破14nm技术瓶颈的种种揣测,也是英特尔的答案是石墨芯片、光子或量子计算机,或是转向了移动计算。不过,无论采用哪种技术,都不用太过担心如果说永无止境的硅芯片制造工艺教会了人们什么,那就是未来的电脑一定会变得更快、更便宜和更有效。

声明: 本文由入驻OFweek公众平台的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号