侵权投诉
当前位置:

OFweek电子工程网

正文

优化28纳米SoC的新存储器和逻辑IP

导读: 新思科技有限公司(Synopsys)即日起推出其用于台湾积体电路制造股份有限公司(TSMC)28纳米高性能(HP)和移动高性能(HPM)工艺技术的DesignWare嵌入式存储器和逻辑库知识产权(IP)。

  移动多媒体处理器SoC设计中,借助能够同时实现高性能和低功耗的技术极为重要。性能每优化一瓦特,对于在诸如移动3D等应用中的成功都很关键。新思科技有限公司(Synopsys)即日起推出其用于台湾积体电路制造股份有限公司(TSMC)28纳米高性能(HP)和移动高性能(HPM)工艺技术的DesignWare嵌入式存储器和逻辑库知识产权(IP)。DesignWare嵌入式存储器和逻辑库专为提供高性能、低漏电及动态功率而设计,使工程师们能够优化其整个系统级芯片(SoC)设计的速度与能效,这种平衡在移动应用中至关重要。与DesignWare STAR Memory System的嵌入式测试与修复技术相结合,Synopsys的嵌入式存储器和标准元件库为设计者提供了一个先进、全面的IP解决方案,可生成高性能、低功耗的28纳米SoC,并降低了测试与制造成本。DesignWare嵌入式存储器独特的功率管理功能,如浅层休眠模式,可将存储器的漏电功率降至一半,帮助客户满足性能指标的同时,实现能源的显著节省。

  新的DesignWare IP扩展了Synopsys包括高速低功率存储器和标准元件库的丰富产品组合,并可支持从180纳米到28纳米一系列代工厂与工艺。DesignWare 28纳米逻辑库利用多种阈值变量与栅极长度偏移组合,来为多样化的SoC应用提供最佳性能与功率消耗。这些逻辑库提供多样的、易于综合的单元集及布线器友好的标准单元库架构,它们专为基于最小的芯片面积和高制造良品率的数GHz级性能而设计。功率优化包(POK)为设计师提供了先进的功率管理能力,它们由广受欢迎的低功耗设计流程支持,包括关断、多电压和动态电压频率调整(DVFS)。

  将高速度、高密度和超高密度组合在一起的DesignWare嵌入式存储器,为设计师在其SoC中所用的每个存储器实现性能、功率和面积的平衡带来了灵活性。对于诸如移动设备等功率敏感应用,所有的Synopsys 28纳米存储器都整合了源偏压和多种功率管理模式,可明显地减少漏电与动态功率消耗。Synopsys的超高密度两端口静态随机存储器(SRAM)和16Mbit单端口SRAM编译器,相比于标准的高密度存储器可进一步降低面积尺寸和漏电高达40%,可使SoC开发者实现融合了高性能、小体积和极低功耗的差异化存储器。DesignWare STAR存储器系统,在与Synopsys的嵌入式存储器集成后,可提供比传统的附加式内置自测试(BIST)和修复方案更小的面积和更快的时序收敛,同时还提供流片后调试和诊断性能。这缩短了设计时间、降低了测试成本并提高了制造良品率。

  “作为任何SoC设计的基础单元,标准元件库和嵌入式存储器在性能方面扮演着重要的角色,最终功率和面积的优化可在芯片完成过程中就得以实现”,Synopsys IP和系统市场营销副总裁John Koeter说道。“Synopsys经芯片生产验证的嵌入式存储器和逻辑库集成套件,可使SoC设计团队能够实时微调其整个芯片,以用尽可能最小的功率消耗来获得最大的性能。通过将我们的逻辑库与处理器产品组合扩展到TSMC 28纳米HP和HPM工艺,Synopsys将使设计者能够充分利用这些工艺的速度和功率特性。因此,他们能更好地满足用更低的风险和更快地进入量产来达到其创造真正差异化产品的目标。”

声明: 本文由入驻OFweek公众平台的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号