侵权投诉
当前位置:

OFweek电子工程网

IC设计

正文

新研发定向自组装技术扫清14nm节点障碍

导读: 由半导体研究公司(SemiconductorResearchCorp.,SRC)所资助的一个研发团队日前宣布,已经开发出一种新颖的自组装技术,该技术之前仅在实验室进行实验,但现在已经能针对14nm半导体工艺完善地建立所需的不规则图案了

  由半导体研究公司(SemiconductorResearchCorp.,SRC)所资助的一个研发团队日前宣布,已经开发出一种新颖的自组装技术,该技术之前仅在实验室进行实验,但现在已经能针对14nm半导体工艺完善地建立所需的不规则图案了。

  藉由解决芯片微缩过程中一项艰难的光刻挑战──即连接半导体和基板的微型接触过孔──这些斯坦福大学(StanfordUniversity)的研究人员展示了一款22nm的实作电路,声称可朝14nm转移,而且还能直接朝10nm以下节点发展。

  “虽然也有其他研究单位证实了自组装的规则图案,”负责带领斯坦福大学SRC先导研究团队的PhilipWong说。“然而,这是首次针对未来次22nm芯片上的标准单元库,成功地运用定向自组装(DSA)建构所需的关键接触孔。

  Wong的研究小组所开发的半导体不仅仅是测试架构,它是一款真正的22nm的实作电路,展示了DSA可用在未来的逻辑或存储器芯片中所需的任何不规则图案。该研究小组还证明了他们已经能应对模式中的缺陷问题,而且能维持整个晶圆的高分辨率和超精细功能。

  “我们看到了Wong针对先进工艺节点所需的接触过孔所获得的关键性进展,而这正是当前业界面临的最艰困挑战,”SRC的纳米制造科学主管BobHavemann说。“Wong还使用了环保材料来进行开发,这也是另一个需要克服的障碍。”

  斯坦福大学首次使用了标准光刻技术来为需要建构接触过孔的区域形成图案,使用的线宽可以是最终接触孔尺寸的两倍。如果接触孔对的间距是22nm,那么模版便可能会蚀刻出一个50nm长的椭圆型压痕。接下来,第二步骤是在晶圆上沉积自组装嵌段共聚物(block-copolymer),而且只活化压入区域(indentedareas)。透过精心制定共同聚合物的两个部分,便可自组装到需要以极密集间距蚀刻22nm过孔的精确图案位置。

  “根据目前的展示,我们已经能够蚀刻22nm孔的不规则图案了,”该研究团队成员LindaHeYi说。“不过,我们目前的共聚物(copolymer)已经能处理小至14nm的图案中过孔。”

  在涂层和蚀刻工艺中使用的溶剂是聚乙二醇乙醚醋酸脂,这是公认可取代传统溶剂的绿色替代产品。其它正在进行中的SRC专案也正藉由改善不同的聚合物配方,朝使用绿色材料将定向自组装技术推广到10nm以下的目标迈进。

  这项研究专案同时独得美国国家科学基金会(NSF)提供的资金挹注。
 

声明: 本文由入驻OFweek公众平台的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号