侵权投诉
当前位置:

OFweek电子工程网

工艺/制造

正文

3D工艺再次引发半导体业发展模式之争

导读: 在这一过程中,以及今后在实现3D工艺的发展趋势中,半导体产业发展模式到底如何演义,会不会成为 Fabless+Foundry这种发展模式的终结?可能最有发言权的还是那些身处产业前沿的一线公司的高管们。

  2012年4月23日,英特尔宣布采用3D三栅极晶体管设计,最小线宽为22纳米的Ivy Bridge微处理器量产成功,并于4月29日开始全球销售。

  据公布的资料显示,该系列CPU拥有14亿只晶体管,芯片面积仅为25毫米×25毫米,由于首次采用了3D三栅级晶体管工艺技术,使芯片能够在更低的电压下运行,并进一步减少了晶体管的漏电流,与之前的32纳米中2D晶体管CPU相比,在低电压工作模式下开关速度提高了37%,功耗降低50%,比采用22纳米平面晶体管的同类CPU功耗降低了19%。

  这确实是一项新的大跨度技术进步,标志着Intel公司不愧是世界半导体制造技术的领头者。自2011年5月4日英特尔公司正式公布将用3D三栅级晶体管设计技术进行Ivy Bridge微处理器量产计划以来,到此次Ivy Bridge微处理器产品的正式批量上市,其经历了近一年的时间。

  为什么“3D”前还要再加上“三栅级(Tri-Gate)”晶体管这一称谓呢?这正是本次工艺改进的关键之处。相对于以往的平面型晶体管模型结构工作方式,本次变革主要体现在由以往的仅在底部区域的“1”个平面形“栅极”,发展成了立体结构的“3”个平面形状的“栅极”,控制电流同时从该立方体形状的栅极3个面(两侧和顶部)同时对晶体管的源极和漏极的通断电流进行控制,所以称为“三栅极”晶体管。这样的“三栅极”结构形状就像一本书,原来是“平躺着放置的”,现在变成了“立起来放置”。与以往平放的“1个面”的栅极晶体管相比,既节省了芯片面积,也减少了晶体管的漏电流,提高了开关速度。从而极大地提高了CPU的性能,降低了功耗,提高了单位面积上的集成度。

  3D工艺众说纷纭

  英特尔:Fabless模式或到穷途末路

  4月26日英特尔制程技术部门的主管Mark Bohr在Ivy Bridge处理器发布会上指出,Fabless(无晶圆厂)半导体经营模式已经快到穷途末路。他认为,台积电最近宣布只会提供一种20纳米制程,就是一种承认失败的表示,显然他们无法在下一个主流制程节点提供如3D电晶体所需的减少泄漏电流的工艺技术。同时,高通不能使用台积电22纳米的制程技术,晶圆代工模式正在崩塌。

  Bohr认为,此次Ivy Bridge处理器能够研发成功,其秘诀之一就是来自于制程技术与晶片设计者之间的紧密关系,而这只有在IDM模式的工厂中才能实现。英特尔客户端PC事业群新任总经理Kirk Skaugen、Bohr和负责Ivy Bridge处理器的专案经理Brad Heaney在主持问答会时一同做出了上述表示。“IDM模式制造产品,确实有助于我们解决生产Ivy Bridge这样一款小尺寸、复杂元件时所遭遇的问题。”

  据报道,当下,业界也有不少人持类似这种观点。EETimes美国版中有不少文章谈到晶片设计业者与制程技术提供者之间,需要有更紧密的合作关系。一位来自Nvidia实体设计部门的负责人最近在Mentor Graphics的年度会,也强调了相同的论点。

1  2  3  4  下一页>  
声明: 本文由入驻OFweek公众平台的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号