侵权投诉
当前位置:

OFweek电子工程网

工艺/制造

正文

摩尔定律走向极限 半导体技术未来如何发展?

导读: 摩尔定律在近50年来被奉为半导体业界的“金科玉律”。它是基于现实推测而出的一种法则,指的是在成本不变的情况下,集成电路上可容纳的晶体管数目按照一定时间呈指数级增长。其中,几乎所有成本的降低,都来自于对晶体管尺寸的缩小和对晶圆直径的增加。

  “继续向下推进新的制程节点正变得越来越困难,我不知道它(摩尔定律)还能持续多久。” 在与IMEC首席执行官Luc van den Hove的访谈中,戈登·摩尔如是说。

  作为世界领先的独立纳米技术研究中心,5月24日~25日,在比利时布鲁塞尔举办的2016ITF(IMEC全球科技论坛)上,IMEC再一次将对摩尔定律的讨论定为一个重要主题。

  不能否认的是,摩尔定律正在逐渐走向极限。业界对于未来技术如何发展,早已有了“More Moore”(继续推进摩尔定律)和“More than Moore”(超越摩尔定律)的讨论。随着两条路的同时推进,听一听IMEC上各位大咖的论述,也许能让拨开未来迷雾变得更简单一些。

  摩尔定律终将停止?

  “如果在未来十年中,scaling(尺寸缩小)走到了尽头,我也不会觉得意外。”戈登·摩尔表示。

  摩尔定律在近50年来被奉为半导体业界的“金科玉律”。它是基于现实推测而出的一种法则,指的是在成本不变的情况下,集成电路上可容纳的晶体管数目按照一定时间呈指数级增长。其中,几乎所有成本的降低,都来自于对晶体管尺寸的缩小和对晶圆直径的增加。

  不过,近年来,随着硅的工艺发展趋近于其物理瓶颈,越来越多的人指出摩尔定律的滞缓,甚至认为该定律即将终结。

  摩尔本人也一直在修订着自己的说法。1965年第一次发布时,其预测是集成电路上的晶体管数量每一年翻一倍;到1975年,摩尔将其改为每2年翻一倍;到1997年,又改为每18个月翻一倍;到2002年,摩尔承认尺寸缩小开始放缓;2003年,他又指出,摩尔定律还可以再继续10年。

  不过现实的情况是,成本问题将使该定律提前遭遇天花板。“在集成电路领域,scaling曾帮助我们不断实现更小、更快、更便宜、能耗更低的目标。但现在,scaling已不再像过去一样,同时提供上述所有好处。”Luc van den Hove指出。

  “从28纳米向20纳米过渡的时候,我们第一次遇到了晶体管成本上升的情况。而对于一个商业公司领导人来说,必须去做利润的考量。”英飞凌首席执行官Reinhard Ploss表示。

  他指出,虽然从物理的角度来说,目前半导体制造技术还没有走到极限,芯片的大小还可以进一步缩小,但从商业的角度来说已经遇到了极限。从技术节点的演进来看,从90纳米走到28纳米,晶体管成本一直按照摩尔定律所说,不断下降,直到20纳米节点时出现第一次反转。

  由于EUV技术的延迟实现,原本期待于22纳米节点就引入EUV技术的制造商们不得不采取备选方案,例如采取辅助的多重图形曝光技术等,但这样会增加掩膜工艺次数,导致芯片制造成本大幅度增加、工艺循环周期延长。目前,16纳米工艺成本已经很高,如果继续采取浸润式多重曝光微影制程技术,到10纳米节点时,成本可能增加至1~1.5倍。

  此外,随着scaling的不断推进,工艺制程技术的发展在穿孔、光刻、隧穿、散热等方面上都碰到了越来越多的技术瓶颈。要改进光刻技术,还要解决散热问题,同时工艺推进所需要的精密生产设备投入也越来越高,这些都是阻碍半导体发展按照摩尔定律前进的挑战。

  “呈指数级增长一直是半导体产业的特征,它还将继续下去。但是增长率和前往下一个技术节点的节奏可能放缓,逐渐向全球GDP增长率看齐(2015年全球GDP增长率约为2%)。”ASM公司首席技术官兼研发主管Ivo J. Raaijmakers表示。

  如何继续推进摩尔定律?

  “Scaling还会继续,我不仅相信它将会继续,而且我认为它不得不继续。”Luc van den Hove强调说。他确信scaling还会持续几十年,但摩尔定律将会有所改变,不再只涉及尺寸上的scaling。

  Ivo J.Raaijmakers表示同意,他认为“由于需求所致,产业界必将会找到一个方法来继续scaling,但是它将会有所不同,不再完全依照过去传统的摩尔定律和Dennard scaling(单位面积晶体管数不断增加而功耗保持不变)。”

  其实,业界并不需要特别担心。Mentor Graphics总裁兼首席执行官WALDEN C.RHINES表示,“即使摩尔定律命中注定会结束,但还有学习曲线(learning curve)的存在。”

  而此前,scaling也曾多次遇到过技术门槛,但随着各种技术手段的投入保证了摩尔定律的持续作用,例如90纳米时的应变硅、45纳米时高k金属栅等的新材料、22纳米时的三栅极晶体管等。

  Ivo J.Raaijmakers指出,想要继续推进技术发展,我们需要在“材料、制程、结构”三个维度进行创新。“IDM和Foundry厂商主要通过改变流水线(Pipeline)架构进行结构性创新,设备和材料供应商主要进行材料和工艺创新。”

  摩尔定律正在逐渐走向极限

  3D逻辑芯片

  2D的scaling确实会越来越难,从现有的制程技术节点向下一个节点推进所需要的时间也将越来越长。而向下一个技术节点发展,可以采取一种全新的架构设计。在设备技术方面,FinFET技术将过渡到水平纳米线(Lateral Nanowire),和垂直纳米线(Vertical Nanowire)。以3D的方式构建,将原有的硅片平面蚀刻技术转变成多层蚀刻技术,再将这些蚀刻出的薄层硅进行堆叠连接。

  “我们需要更好的利用起来第三个空间维度。例如在构建3D SRAM单元的时候,你可以叠加多个单元。FPGA也是一样,你也可以构建一个标准单元再进行堆叠。”Luc van den Hove指出。

  另一个可能的方法是异构芯片堆叠,这样其中的每个芯片都可以改善其负荷的工作量。结合硅穿孔技术和转接板技术,你可以把处理器、存储等芯片集成在一起。基于磁自旋的电路相比CMOS,可以用更少的组件创建集成。

  “将晶体管堆叠与异构集成相结合,可以继续scaling,一直推进到3nm制程节点。”Luc van den Hove表示。

  而在光刻技术方面,IMEC认为,EUV是一个有成本效益的光刻解决方案。采用波长13.5nm的EUV被看好可用于所有关键层的微光刻,但一直以来业界还尚未解决EUV的批量生产问题。

1  2  下一页>  
声明: 本文由入驻OFweek公众平台的作者撰写,除OFweek官方账号外,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码: