侵权投诉
当前位置:

OFweek电子工程网

缓冲/存储技术

正文

这项技术将会成为提高3D NAND FLASH竞争力的关键

导读: Cellon Peri系由美光与英特尔阵营所开发,其与Peri under Cell是相同概念,意味先形成外围(Peripheral)区域后,再堆栈晶胞,也就是运用将3D NAND Flash晶胞数组堆栈在外围电路CMOS逻辑IC上的方式,缩减采3D NAND Flash解决方案的芯片面积。

  Cellon Peripheral Circuit(以下简称Cell on Peri)构造由美光(Micron)与英特尔(Intel)阵营开发,采用将3D NAND Flash晶胞(Cell)数组堆栈在外围电路CMOS逻辑IC上的方式,以缩减采3D NAND Flash解决方案的芯片面积。DIGITIMES Research观察,三星电子(Samsung Electronics)已提出类似此一构造的COP(Cell Over Peri)方案,将有利整合组件厂(Integrated Device Manufacturer;IDM)三星、东芝(Toshiba)提升其3D NAND Flash竞争力。

  然而,Cell on Peri构造将原先在不同制程制作的3D NAND Flash与逻辑电路结合于单一制程,虽有其优点,但尚存诸多课题,包括相关产线与设备需延伸、扩大,将导致业者的资本支出增加,且3D NAND Flash经高温制程后,恐因高温而破坏下方CMOS电路,将影响良率。

  由于三星同时生产3D NAND Flash与逻辑电路,如Cell on Peri构造能克服良率与成本等问题,可望成为其争取苹果(Apple)应用处理器(Application Processor;AP)订单的优势,而东芝半导体事业涵盖3D NAND Flash与系统LSI,美光与英特尔阵营亦可结合双方3D NAND Flash与CPU,运用Cell on Peri构造,有助其提升3D NAND Flash竞争力。

  另外,3D NAND Flash若引进Cell on Peri构造,由于在形成外围区域后,需经过化学机械研磨(Chemical Mechanical Polishing;CMP)制程使之平坦化,才能于其上形成3D NAND Flash晶胞数组,将使得CMP制程的重要性提高。

  Cell on Peri构造有利采3D NAND Flash解决方案缩减芯片面积

  Cellon Peri系由美光与英特尔阵营所开发,其与Peri under Cell是相同概念,意味先形成外围(Peripheral)区域后,再堆栈晶胞,也就是运用将3D NAND Flash晶胞数组堆栈在外围电路CMOS逻辑IC上的方式,缩减采3D NAND Flash解决方案的芯片面积。

  具体而言,Cell on Peri构造将字符线译码电路与感测放大器(Sense Amplifier)电路置于下层,且将3D NAND Flash晶胞数组置于上层。

  为此,Cell on Peri构造需增加约4层的金属配线,其中2层金属配线位在3D NAND Flash晶胞数组下方,用来链接上方3D NAND Flash晶胞数组及下方CMOS电路。

  至于另2层金属配线,则在3D NAND Flash晶胞数组上方,分别为位线与电源总线(Bus)。

  美光与英特尔阵营于3D NAND Flash所开发的Cell on Peri构造

  这项技术将会成为提高3D NAND FLASH竞争力的关键

  数据源:美光、英特尔、南韩NH投资证券

  换个方式比喻,Cell on Peri构造如同将商店街设于住宅下方的住商混合大楼,有利于节省土地面积,反观既有构造则如同住宅与商业用途各自分开的两栋大楼,需较大土地面积。

  Cell on Peri构造有利采3D NAND Flash解决方案缩减芯片面积示意图

  这项技术将会成为提高3D NAND FLASH竞争力的关键

  数据源:南韩NH投资证券

  由于外围区域占整体3D NAND Flash约30%面积,将3D NAND Flash晶胞数组堆栈在外围电路之上,有助于采用3D NAND Flash解决方案缩减芯片面积。

1  2  3  下一页>  
声明: 本文由入驻OFweek公众平台的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

X
文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码: