当前位置:

OFweek电子工程网

工艺/制造

正文

巨头制程不对等 晶圆代工工艺、技术及趋势分析

导读: 有资深业者透露,联发科对于两者的制程,在内部也有一套换算方式(注:数字在此仅为对比法,不代表英特尔真有该制程):“台积电的16 纳米等于英特尔的20 纳米、10 纳米等于英特尔的12 纳米。接下来未定,但看来「台积电的7 纳米,比英特尔的10 纳米要好一点,」他说。”

  OFweek电子工程网讯 近日让半导体业界最关注的问题之一应该是关于台积电和Intel等的制程不对等问题。

  有资深业者透露,联发科对于两者的制程,在内部也有一套换算方式(注:数字在此仅为对比法,不代表英特尔真有该制程):

  “台积电的16 纳米等于英特尔的20 纳米、10 纳米等于英特尔的12 纳米。接下来未定,但看来「台积电的7 纳米,比英特尔的10 纳米要好一点,」他说。”

  来到这里,我想给大家谈一下半导体工艺制程这档子事,给大家介绍整个晶圆厂的现状。在介绍之前,先对业界都在讨论的16nm、14nm、10nm、7nm或者FinFET和FD-SOI这类的专业名词来个普及。

  基本概念科普

  什么是纳米(nm)

  这是一个单位,也就是1米的十亿分之一。用一个指甲来作比喻的话,那就是说试着把一片指甲的侧面切成10 万条线,每条线就约等同于1 纳米,由此可略为想像得到1 纳米是何等的微小了。

  巨头制程不对等 晶圆代工工艺、技术及趋势分析

  图一

  拿现在最常被提到的14nm制程来说,这里所指14nm的,是指在芯片中,线最小可以做到14纳米的尺寸,下图为传统电晶体的长相,以此作为例子。缩小电晶体的最主要目的就是为了要减少耗电量,然而要缩小哪个部分才能达到这个目的?左下图中的L就是我们期望缩小的部分。藉由缩小闸极长度,电流可以用更短的路径从Drain端到Source端。

  巨头制程不对等 晶圆代工工艺、技术及趋势分析

  图2

  还是看不懂?没关系,我们再来点具体的介绍。

1  2  3  4  5  6  下一页>  
责任编辑:Trista
免责声明: 本文仅代表作者个人观点,与 OFweek电子工程网 无关。其原创性以及文中陈述文字和内容未经本站证实, 对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,请读者仅 作参考,并请自行核实相关内容。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码: