当前位置:

OFweek电子工程网

其它

正文

一文探讨摩尔定律的前世今生

导读: 1965年,Intel公司创始人戈登.摩尔(Gordon Moore)著文指出,芯片中晶体管的数量每年会翻番,半导体的性能与容量将以指数式增长,这就是摩尔定律的雏形。

  摩尔定律的前世今生

  1965年,Intel公司创始人戈登.摩尔(Gordon Moore)著文指出,芯片中晶体管的数量每年会翻番,半导体的性能与容量将以指数式增长,这就是摩尔定律的雏形。1975年,摩尔修正了该定律为:每隔24个月晶体管的数量将翻番。晶体管数量翻倍带来的好处就是:更快、更小、更便宜。这就引出了摩尔定律的经济学效益,因为对芯片来说,集成度越高,晶体管的价格就越便宜。在20世纪60年代初,一个晶体管要10美元左右,随着晶体管越来越小,小到一根头发丝上可以放1000个晶体管时,每个晶体管的价格只有千分之一美分。在摩尔发表这篇文章的年代,芯片的集成度只有几十个晶体管,在以后的26年时间里,芯片集成的晶体管数量增加了3200多倍,从1971年推出的第一款Intel 4004处理器的2300个增加到奔腾II处理器的750万个,英特尔最新的Itanium芯片已集成有17亿个硅晶体管。

  摩尔定律问世至今已近50年了,人们有理由怀疑,摩尔定律是否快走到头了?半导体工艺制造技术水平在以令人目眩的速度提高,晶体管的几何尺寸不可能无限制的缩小下去,总有一天会达到极限。业界已有专家预计,摩尔定律可能还有十年的持续发展,但每单位晶体管成本下跌的速度将随之减缓,无法再像过去一样快速降低了。其制约的因素一是技术,二是经济。 目前65~180nm节点是最普遍的工艺技术,但有大量转向28nm的趋势。为什么呢?因为28nm工艺可能是最后一个能为客户带来更低成本、更低功耗,更高性能的工艺节点。随着晶体管降价速度减缓,半导体的价格很可能要提高,只有提高价格才能使芯片制造商能够回收投资,这就是经济原因。在高性能、低功耗和低成本这三个因素中,只能选择其中的两个。英特尔在一次GSA年会中指出,10nm工艺节点可能就是摩尔定律的终点。台积电张忠谋更是语出惊人:摩尔定律大概只能再苟延残喘5~ 6年时间, 7nm后摩尔定律就不起作用了。

  为什么大家都把10nm节点看做摩尔定律的终点,因为在10nm节点内半导体每单位成本仍可依循摩尔定律下降。这就是“木桶理论”里的“短板”概念,一件事情的成功不是取决于最完美的部分,而是取决于它的薄弱环节。小于10nm的工艺节点,传统的多重曝光(Multi-Pattering)技术将不起作用,新一代的光刻技术(EUV或其他)将主宰芯片的成本。这是技术原因。

  摩尔定律的演进过程

  随着芯片体积的不断缩小,半导体技术开始走向物理极限。指导行业半个世纪的摩尔定律终归会走向失效,但是未来的芯片是什么样的则是众说纷纭、雾里看花。

  上世纪80年代的IC设计工艺特征尺寸是5微米。何曾想到今天的tech node(技术节点)已经做到了14nm。一般认为,器件尺寸做到5nm以下时,沟道中的载流子行为将要用量子力学的理论来解释,经典物理学的半导体器件理论将失效。学界和业界的普遍观点认为摩尔定律的极限是7nm,再往下走摩尔定律将失效。

  让我们回顾一下各个技术节点的演进过程。一般每一代技术节点的差距是后一代为前一代的0.7倍,这样后一代的面积大约为前一代的一半。由于光刻技术的提升,在把技术节点推到0.13um以下时 ,传统的MOSFET结构就无法scaling down(等比例缩小)下去了,短沟道效应造成载流子迁移率过低,会影响开关速率和开关电流。英特尔有一个成功的技术将载流子的沟道迁移率提升,使摩尔定律前进到65nm(其中包括90nm和65nm两代技术)。但随着scaling down的进行,只有1nm物理厚度的氧化硅层已经无法再变薄。又是英特尔率先使用了HKMG(high-k metal gate)技术,又将节点推到了32nm。

  32nm以后从材料上改进已经变得很困难,这时候3D结构的晶体管出现了。3D结构就是我们所说的FinFET鳍式场效晶体管。在FinFET的架构中,闸门设计成类似鱼鳍的叉状3D架构,可于电路的两侧(平面结构只能在一侧控制)控制电路的接通与断开。这种设计的最大优点是可以大幅缩短晶体管的栅长度,同时也可以大幅改善电路控制并减少漏电流。英特尔已经在22nm节点上成功量产了3D结构的芯片。在未来的10nm节点上应该还会采用这个FinFET结构,但7nm节点以下就很难说了。

  在3D晶体管之后是3D IC的概念。3D IC是将wafer或者chip通过TSV技术连为一层一层的层状结构,这样做的好处是使IC的空间使用率大大增强,仅仅两层就可提升200%的空间使用率!3D IC被视为今后集成电路发展的一个重要方向,而且它的商品CMOS 3D IC Image sensor数码相机也已经实现了商品化。所以即使10nm或者7nm到头使摩尔定律失效,但是新技术依然还会继续发展。

  摩尔定律的未来

  摩尔定律的未来在哪里?中科院微系统所王曦院士曾提出“超越摩尔定律”概念。在单一的CMOS技术推动下,计算机时代和通讯时代都遵循“摩尔定律”往前走。现在的CMOS“纳技术”已接近物理极限,例如以传感器为代表的智能感知时代则在依赖“超越摩尔”(MtM--More than Moore)的跨领域融合创新来推动。MtM技术依赖非数字多元技术,无需遵循“摩尔定律”升级工艺。我们可以大胆预测,MtM技术一定是物联网、可穿戴设备、智慧家庭等新兴领域依赖的基础技术,在MtM技术融合创新推动下,MtM一定会形成一个方兴未艾的产业。这个产业包括传感器、MEMS、光电、射频、高功率、模拟等领域。

  19世纪80年代是铁路呈指数高速增长的年代,上世纪30和40年代是汽车工业指数式发展的年代,飞机制造业也一样,在达到音速之前飞机的性能曾经快速发展。但不管怎样,它们的增长最后都会停下来,半导体也逃不过这个命运。可以预测的是,只有少数的尖端芯片会继续指数式地再发展一两代,比如多核处理器,但我们也许会发现,大量的应用最需要的也许并不是这些最先进的设计。

  从经济的角度看,目前建一座12吋晶圆厂需要20-30亿美元,18吋晶圆厂则要花1.4倍之多。由于花不起这笔钱,迫使越来越多的公司退出了芯片这个看起来“高大上”的行业。因此摩尔定律要再维持十年的寿命,也决非易事。

  最近,德国一家固体电子研究所PDI与日本NTT基础研究室、美国海军等单位,研制出了世界最小的晶体管,直径是167皮米(0.167nm)。0.167nm是个什么概念呢?是目前已知最先进的IBM 7nm的1/42、人类头发的60万分之一、DNA链的1/15。这是一个在砷化铟晶体上制备的晶体管。这种分子级晶体管的出现,也许说明摩尔定律真的走到极限了!

  当然这种分子级晶体管集成到芯片中还是很遥远的事,但我们已经看到在摩尔定律之后芯片的模样。假如真的摩尔定律的路线---提高速度、降低能耗、降低价格—-有一天走不通了,未来受影响的将不仅仅是IT行业,许多与我们生活息息相关的产业都会受到很大影响。还有一种观点是,即使晶体管尺寸的缩小无法带来速度和价格上的优势,也会换来功耗的降低。超低功耗的芯片将会在2020年前问世,超低功耗时代意味着电池都不再是必需品了,太阳能、振动、无线电波甚至汗液都能替代电池为系统供电。

  总之,未来不管是more Moore还是more than Moore,技术前进的步伐是不可阻挡的!我们不必为此悲观。

责任编辑:Alvin
免责声明: 本文仅代表作者个人观点,与 OFweek电子工程网 无关。其原创性以及文中陈述文字和内容未经本站证实, 对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,请读者仅 作参考,并请自行核实相关内容。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码: