当前位置:

OFweek电子工程网

IC设计

正文

联电携手智原发布28纳米HPCU制程可编程解决方案

导读: 晶圆代工厂联电与旗下IC设计厂智原3日共同宣布,发布智原于联电28纳米HPCU制程上,可编写程序设计12.5Gbps高速解串器(SerDes)的实体层矽智财(PHY IP)解决方案。

  OFweek电子工程网讯:晶圆代工厂联电与旗下IC设计厂智原3日共同宣布,发布智原于联电28纳米HPCU制程上,可编写程序设计12.5Gbps高速解串器(SerDes)的实体层矽智财(PHY IP)解决方案。此次,智原成功结合联电推出的SerDes PHY,为联电28纳米高介电金属闸极(High-K/Metal Gate)的后闸极技术制程平台中,一系列高速I/O解决方案的第一步。

  据了解,借由采用涵盖1.25Gbps到12.5Gbps的可编写程序设计架构技术,智原携手联电发布的SerDes PHY,能够轻易支持10G/1G xPON被动光纤网络通讯设备。结合不同的PCS物里编码子层电路,便可以支持SGMI I、XAUI、QSGMI I、USB3.1、PCIe 3.0、NVM Express、SATA 3等界面标准。

  此外,透过智原SerDes PHY的高度整合弹性,客户能够在联电的28 HPCU平台中缩短SoC设计周期,且满足从商用等级高效能配备到穿戴设备低功耗的应用需求。目前,智原在通讯与多媒体等特殊应用芯片上有所斩获,搭配着联电28纳米HPCU制程的良率逐步提升,智原开始积极介入相关矽智财布属的计划,未来以争取更多客户的委托设计接案。

  智原科技营运长林世钦表示,随着高端制程的演进,系统单芯片(SoC)的整合复杂度不断地提升。为了支持低功耗的各种高速界面传输标准,高速SerDes元件成为影响SoC系统效能的关键电路设计技术。而28纳米High-K/Metal Gate制程为主流的先进制程技术,联电28 HPCU展现其技术的效能表现。包含此次发布的12.5G SerDes,智原结合联电28 HPCU制程的优势,能为客户带来更多高性价比的高速I/O解决方案。

  联电矽智财研发暨设计支持处的简山杰资深副总经理也指出,智原是联电长期合作的IP供应商,能够充分掌握联电的制程特性,于现有的各个制程平台上提供了相当多的矽验证IP。未来,智原的可编程SerDes IP纳入28 HPCU平台资源后,可帮助客户扩展更高端的产品市场。

责任编辑:Alvin
免责声明: 本文仅代表作者个人观点,与 OFweek电子工程网 无关。其原创性以及文中陈述文字和内容未经本站证实, 对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,请读者仅 作参考,并请自行核实相关内容。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码: