当前位置:

OFweek电子工程网

IC设计

正文

英特尔工艺制程信息披露:推“14+”技术 10纳米工艺分三波

导读: 在上周英特尔召开的年度开发者信息技术峰会IDF 2016上,芯片巨头英特尔披露了不少关于当前和未来工艺制程技术的信息,这些东西此前英特尔一直很少提及,或者尽可能少得透露。那么,本次大会究竟英特尔提到了那些细节呢?

  OFweek电子工程网讯:在上周英特尔召开的年度开发者信息技术峰会IDF 2016上,芯片巨头英特尔披露了不少关于当前和未来工艺制程技术的信息,这些东西此前英特尔一直很少提及,或者尽可能少得透露。那么,本次大会究竟英特尔提到了那些细节呢?

  第二代14纳米工艺

  英特尔最多谈论的话题是基于目前制造技术的“衍生科技(Derivative Technologies)”。所谓衍生技术,按照英特尔的解释就是“性能得以提高,以及功能扩展变得越来越普遍”的技术。为此,英特尔发布了第一个基于衍生技术而来的技术:“14 +”,还可以称之为“14nm+”或第二代14纳米技术。

  英特尔表示,该“衍生”技术在晶体管和金属叠层增强的情况下,可以让处理器起码得到12%左右的性能提升。

  很显然,更完善的第二代14nm工艺将率先运用到英特尔即将推出的Kaby Lake微架构第七代酷睿处理器上。如果不出意外的话,2017年发布的14纳米服务器处理器,也将基于“14nm+”工艺打造。

  10纳米工艺同样分三波产品

  英特尔称,未来发布的10纳米工艺制程,也将根据衍生科技分迭代更新三次,分别为:“10”、“10+”和“10++”,支持多种最为领先的产品。

  这就意味着,2017年下半年发布的10纳米技术产品只是第一代,随后还有延续两代,主要伴随着芯片底层架构的改进以及相关制程工艺的改进,而迎来适当的性能增强。

  英特尔声称注重密度优势而非赶工

  英特尔谈到了很多有关想制造技术的竞争优秀,特别是芯片单位密集的晶体管密度。在英特尔看来,在一个固定的芯片面积上,能够塞进更多的晶体管,则意味着拥有更多的特性和功能,而不是一味的追求新一代工艺制程。

  有意思的是,英特尔还讽刺了半导体行业的竞争对手台积电和三星,指出晶体管栅极与栅极之间的间距指标不如自家,特别是即将推出的10纳米制造技术上密度差距很大,相反英特尔则遥遥领先,晶体管鳞片间距做得最为紧密,而且鳞片更高、更薄,更易于提高晶体管的驱动电流和性能。

  需要注意的是,英特尔的10纳米要等到2017年年底,而竞争对手则在今年年底和明年年初。也就是说,英特尔的新工艺比竞争对手晚了超过至少半年左右的时间。虽然没有人否认晶体管密度指标越出色越好,但英特尔不得不面对的事实在于,2018年上半年台积电就能过渡到7纳米工艺制程。我们不清楚,更晚是否意味着某种竞争的劣势。

  当然,尽管台积电声称,其7纳米技术将会在性能和芯片面积方面优于10纳米,但未提到指定面积下的晶体管数量,所以是否缩小了与英特尔10纳米技术的差距目前还不清楚。目前可以确定的是,英特尔的“10”、“10+”和“10++”绝对不会晶体管性能上妥协。

  无论如何,英特尔还是那个英特尔,有实力让任何质疑英特尔在晶体管性能优势竞争中落后的人都闭嘴,当台积电和三星的工艺制程仍只能用于打造移动芯片的时候,英特尔的就已经实现了多样化发展,可以在各个市场叱咤风云,无论是熟悉的服务器市场,还是传统PC行业,乃至未来的物联网设备,英特尔似乎做了最充分的准备。

责任编辑:Alvin
免责声明: 本文仅代表作者个人观点,与 OFweek电子工程网 无关。其原创性以及文中陈述文字和内容未经本站证实, 对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,请读者仅 作参考,并请自行核实相关内容。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码: