当前位置:

OFweek电子工程网

工艺/制造

正文

芯片毁于噪声:FinFET使噪声效应叠加

导读: FinFET技术已经成为工艺尺寸继续减小的主要动力。“在可预见的未来,极低的工作电压与漏电流使得FinFET工艺成为CMOS工艺的标准架构,” ANSYS应用工程高级总监Arvind Shanmugavel说道,“但上述优点是有代价的—电源噪声问题变得突出。

  OFweek电子工程网讯 FinFET技术已经成为工艺尺寸继续减小的主要动力。“在可预见的未来,极低的工作电压与漏电流使得FinFET工艺成为CMOS工艺的标准架构,” ANSYS应用工程高级总监Arvind Shanmugavel说道,“但上述优点是有代价的—电源噪声问题变得突出。一方面,10纳米或7纳米的FinFET器件在供电电压(Vsupply)为500mV时也能可靠地工作;另一方面,门限电压(Vt)并没有跟随工艺节点前进而成比例下降。这样一来,电压容限(Vsupply - Vt)急剧减少,设计工程师需要特别注意电源噪声变化。”

芯片毁于噪声:FinFET使噪声效应叠加

平面工艺与FinFET(右)比较

  FinFET工艺独有的特性带来了更多的麻烦。“FinFET器件温度更高,因此白噪声会增加,” Cadence电源签核(signoff)产品市场总监Jerry Zhao说,“FinFET器件的三维鳍型结构易聚集热量,这些热量会沿垂直方向传导到鳍型结构上面的走线层。温度升高增加了噪声。”

  Naviasky补充道:“FinFET架构没有足够的去耦电容,所以不能将噪声去除干净。有些工艺虽然提供memcap电容,但目前还存在一系列其他的问题。FinFET并没有带来新型噪声,只不过这种技术使噪声问题更加恶化,并由于去耦电容减少而折磨开发人员。”

  在1x纳米节点上,不同问题开始相互影响。 “自热效应很糟糕,但遇上电迁移效应,二者叠加产生的影响更坏(一加一大于二)。” Naviasky继续解释,“我们的规则是防止自热增加的温度超过5度,否则等不到处理噪声问题,电迁移问题就会让你招架不及。”

 

责任编辑:Zack
免责声明: 本文仅代表作者个人观点,与 OFweek电子工程网 无关。其原创性以及文中陈述文字和内容未经本站证实, 对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,请读者仅 作参考,并请自行核实相关内容。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码: