当前位置:

OFweek电子工程网

IC设计

正文

ARM系统IP全面提升SoC从端到云的性能表现

导读: ARM近日发布全新片上互联技术,能够满足众多市场所需的可拓展性、高性能和高效能,包括5G网络、数据中心基础设施、高性能计算机(HPC)、汽车电子以及工业系统。

  OFweek电子工程网讯 ARM近日发布全新片上互联技术,能够满足众多市场所需的可拓展性、高性能和高效能,包括5G网络、数据中心基础设施、高性能计算机(HPC)、汽车电子以及工业系统。新发布的ARM® CoreLink® CMN-600一致性网状网络互联(Coherent Mesh Network Interconnect)和CoreLink DMC-620动态内存控制器(Dynamic Memory Controller)赋予了最新的基于ARM的系统级芯片(SoC)无与伦比的数据吞吐能力和业界最低的端到云延迟。

  ARM系统和软件部门总经理Monika Biddulph表示:“基于云的商业模式要求服务商在他们的基础设施中加入更高效的计算能力。我们全新的CoreLink 系统IP是基于ARMv8-A架构,为SoC量身定制,提供了无缝集成异构计算和加速的灵活性,能够在有限的功耗和空间限制条件下实现计算密度和工作负载优化的最佳平衡。”

  第三代CoreLink一致性背板(cohenrence backplane)产品兼具高性能和高效能,能够在网络中从端到云的任何一点上提供高效的计算能力,大大促进了智能灵变云(Intelligent Flexible Cloud)的演进。

  最高性能的一致性背板IP,为智能互联系统应运而生

  CoreLink CMN-600 和 CoreLink DMC-620针对最新的ARM Cortex®-A处理器进行了优化,是业界唯一针对ARMv8-A架构的完整的一致性背板IP解决方案。在采用原生的ARM AMBA® 5 CHI接口——被视为高性能片上通信的行业标准规范——的情况下,设计师和系统架构师可以将高性能SoC设计从单个Cortex-A CPU拓展至128个Cortex-A CPU(32丛)。其他主要优点和特性包括:

  全新架构能实现更高的频率(2.5 GHz或更高),延迟降低50%;

  5倍的吞吐能力以及超过1TB/s的持续带宽;

  全新的敏捷系统缓存(Agile System Cache)拥有智能缓存分配(intelligent cache allocation)功能,能够提高处理器、加速器和接口之间的各种数据共享;

  支持CCIX一致性多芯片处理器和加速器连接的开放行业标准;

  CoreLink DMC-620包含集成的ARM TrustZone®安全技术,能支持1到8通道DDR4-3200内存和单通道最高达到1TB的3D堆叠DRAM。

  加速SoC开发和系统部署

  先进的ARM Socrates™系统IP工具能够加速集成了ARM一致性背板IP的SoC设计的生成。ARM CoreLink Creator中的智能功能可以自动生成可扩展自定义网状互连,并能够在几分钟内生成RTL。对于自动化AMBA连接,ARM Socrates DE能够对IP模块进行快速配置和连接。

  借助 ARM 快速模型(ARM Fast Models),可以在芯片可用之前就开始软件开发。快速模型提供了一个在功能上完全精确的、关于ARM IP的程序员视图,有助于驱动、固件、操作系统和应用程序等软件的开发。开源驱动程序现已支持CoreLink IP,ARM与开源社区的持续合作也将缩短软件的开发周期。

责任编辑:Trista
免责声明: 本文仅代表作者个人观点,与 OFweek电子工程网 无关。其原创性以及文中陈述文字和内容未经本站证实, 对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,请读者仅 作参考,并请自行核实相关内容。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码: