侵权投诉
当前位置:

OFweek电子工程网

数字信号处理

正文

Kaby Lake登台 Intel玩的是命名游戏还是缓兵之计?

导读: 相对于AMD Zen那种推倒重来的彻底改变,Intel这次处理器更新显得步子有点小,虽然在明年一月之前还不好下定论,但AMD这次好像真的看到了能和Intel一战的机会。

  摩尔定律的提出者已经为如何让它在新时代里重新生效而纠结了将近10年,到今天为止Intel仍然没能突破令人尴尬的极限。不光是速度的增长已经极大放缓,制程改进过程所遭遇的阻力也越来越明显,芯片的价格倒是一如既往的坚挺。当然,这就是这位芯片巨人的节奏,不管你是否喜欢已经开始有挤牙膏迹象的Intel,当第七代Core处理器Kaby Lake登场的时候,我们还是没有办法否认心中的期待。

  

  从Tick-Tock到PAO

  Intel很早就用一套“Tick-Tock”的演进方案代用了著名的摩尔理论,然而现在这套方案好像也没法继续往前推进了。熟悉他们的人知道,Tick-Tock指的是制程-架构交替更新的演进方案,就比如说Core的5代目Broadwell开始应用14nm工艺,6代目Skylake就是架构上的改进。虽然两个步骤耗时都差不多在1年出头,带来的计算能力提升却是不均等的一大一小,而且正变得越来越难以察觉。

  

  半导体工艺进入14nm已经小有一段时间,而再要以此为界往更深层的加工细度进发,最大的困难似乎是物理学本身。Intel在14nm到10nm的推进上到现在都没有一个很明显的突破,这么撑下去,Tick-Tock也难以为继,于是他们强行在Tock的后面强行插了一个“优化”环节,针对这次登场的7代目Kaby Lake,Tick-Tock也就变成了Process-Architecture-Optimization,即“制程-架构-优化”(PAO)。

  

  真要纠结制程改进,Kaby Lake也不是没有——Intel管他们在Kaby Lake上所使用的14nm工艺叫14nm+/14FF+,这一加加在哪呢?目前人们所知道的是,Intel过渡到14nm时,Intel把晶体管鳍的高度从34nm加高到42nm,闸间距从60nm缩小到了42nm,籍此提升晶体管密度;14nm+再拉高鳍可以理解,因为这么做驱动电流可以降低,困扰Skylake的漏电和功耗问题在Kaby Lake上或许会得到改善,然而把闸间距加大,这不是开倒车吗?Intel的官方说法是可以减少晶体管产生热量带来的互相干涉,能够扩大CPU频率和电压的回旋空间。要是这意味着新处理器仅仅是有200~400MHz的频率提高,那Kaby Lake的性能很可能不会比Skylake好太多,12%这个数字在实际应用里并不是那么容易能感受得到的。

  

1  2  3  4  下一页>  
声明: 本文由入驻OFweek公众平台的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号