当前位置:

OFweek电子工程网

工艺/制造

正文

芯片毁于噪声(三):环境噪声

导读: “设计工程师需要更强大的仿真能力来有效预测环境相关的噪声,例如杂散相位噪声分析与电源完整性感知统计眼图分析(power integrity-aware statistical eye analysis)。采用FD-SOI或者FinFET-on-SOI技术会增强对环境噪声的抵御能力...

  OFweek电子工程网讯 上次说到FinFET噪声,这次来聊一聊环境噪声。与环境相关的噪声源于附近数字电路的开关或电源电压的波动(由于耗电大的器件动作可引起电源波动)。

  “新技术发展使得晶体管集成密度不断提高,通信速率亦不断提高,环境噪声也相应增大了。” Synopsys的Brain Chen说道,“设计工程师需要更强大的仿真能力来有效预测环境相关的噪声,例如杂散相位噪声分析与电源完整性感知统计眼图分析(power integrity-aware statistical eye analysis)。采用FD-SOI或者FinFET-on-SOI技术会增强对环境噪声的抵御能力,因为SOI衬底中的隐埋氧化层的阻抗比硅衬底要高。”

芯片毁于噪声(三):环境噪声

数字开关噪声

  供电电压降低与工作频率的提高都有可能造成电流密度的增加,从而生成存在于电源网络的噪声。“人们通常称之为电压下降(IR drop)。” Cadence的Jerry Zhao说道,“巨大的开关电流会影响到任何与之耦合的电路,这就是模拟电路的特性。开发者通常通过增加距离、采用LDO稳压器或者干脆单独供电来隔离这些噪声。所以除自身所产生的模拟噪声,模拟电路还受到数字开关噪声的影响。”

芯片毁于噪声(三):环境噪声

IR Drop

  ANSYS的Arvind Shanmugavel赞同Zhao的观点。“对模拟与数字混合设计的产品,开发人员要特别注意从数字部分耦合到敏感的模拟电路的噪声。模拟电路与数字电路的共地与共享电源成为噪声通路,噪声通过地或电源游走,耦合到与之连接的各部分电路,严重的会造成功能失效。对于射频和高速数字内核集成在一起的系统,衬底噪声注入(substrate noise injection)仿真特别重要。”

芯片毁于噪声(三):环境噪声

责任编辑:Zack
免责声明: 本文仅代表作者个人观点,与 OFweek电子工程网 无关。其原创性以及文中陈述文字和内容未经本站证实, 对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,请读者仅 作参考,并请自行核实相关内容。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码: