当前位置:

OFweek电子工程网

工艺/制造

正文

【视点】为什么说7nm是物理极限?如何看待晶体管制程从14nm缩减到了1nm?

导读: 适用了20余年的摩尔定律近年逐渐有了失灵的迹象。从芯片的制造来看,7nm就是硅材料芯片的物理极限。不过据外媒报道,劳伦斯伯克利国家实验室的一个团队打破了物理极限,采用碳纳米管复合材料将现有最精尖的晶体管制程从14nm缩减到了1nm...

【视点】为什么说7nm是物理极限?如何看待晶体管制程从14nm缩减到了1nm?

  OFweek电子工程网讯 适用了20余年的摩尔定律近年逐渐有了失灵的迹象。从芯片的制造来看,7nm就是硅材料芯片的物理极限。不过据外媒报道,劳伦斯伯克利国家实验室的一个团队打破了物理极限,采用碳纳米管复合材料将现有最精尖的晶体管制程从14nm缩减到了1nm。那么,为何说7nm就是硅材料芯片的物理极限,碳纳米管复合材料又是怎么一回事呢?面对美国的技术突破,中国应该怎么做呢?

  XX nm制造工艺是什么概念?

  芯片的制造工艺常常用90nm、65nm、40nm、28nm、22nm、14nm来表示,比如Intel最新的六代酷睿系列CPU就采用Intel自家的14nm制造工艺。现在的CPU内集成了以亿为单位的晶体管,这种晶体管由源极、漏极和位于他们之间的栅极所组成,电流从源极流入漏极,栅极则起到控制电流通断的作用。

  而所谓的XX nm其实指的是,CPU的上形成的互补氧化物金属半导体场效应晶体管栅极的宽度,也被称为栅长。

  栅长越短,则可以在相同尺寸的硅片上集成更多的晶体管——Intel曾经宣称将栅长从130nm减小到90nm时,晶体管所占得面积将减小一半;在芯片晶体管集成度相当的情况下,使用更先进的制造工艺,芯片的面积和功耗就越小,成本也越低。

  栅长可以分为光刻栅长和实际栅长,光刻栅长则是由光刻技术所决定的。由于在光刻中光存在衍射现象以及芯片制造中还要经历离子注入、蚀刻、等离子冲洗、热处理等步骤,因此会导致光刻栅长和实际栅长不一致的情况。另外,同样的制程工艺下,实际栅长也会不一样,比如虽然三星也推出了14nm制程工艺的芯片,但其芯片的实际栅长和Intel的14nm制程芯片的实际栅长依然有一定差距。

  为什么说7nm是物理极限?

  之前解释了缩短晶体管栅极的长度可以使CPU集成更多的晶体管或者有效减少晶体管的面积和功耗,并削减CPU的硅片成本。正是因此,CPU生产厂商不遗余力地减小晶体管栅极宽度,以提高在单位面积上所集成的晶体管数量。不过这种做法也会使电子移动的距离缩短,容易导致晶体管内部电子自发通过晶体管通道的硅底板进行的从负极流向正极的运动,也就是漏电。而且随着芯片中晶体管数量增加,原本仅数个原子层厚的二氧化硅绝缘层会变得更薄进而导致泄漏更多电子,随后泄漏的电流又增加了芯片额外的功耗。

  为了解决漏电问题,Intel、IBM等公司可谓八仙过海,各显神通。比如Intel在其制造工艺中融合了高介电薄膜和金属门集成电路以解决漏电问题;IBM开发出SOI技术——在在源极和漏极埋下一层强电介质膜来解决漏电问题;此外,还有鳍式场效电晶体技术——借由增加绝缘层的表面积来增加电容值,降低漏电流以达到防止发生电子跃迁的目的......

  上述做法在栅长大于7nm的时候一定程度上能有效解决漏电问题。不过,在采用现有芯片材料的基础上,晶体管栅长一旦低于7nm,晶体管中的电子就很容易产生隧穿效应,为芯片的制造带来巨大的挑战。针对这一问题,寻找新的材料来替代硅制作7nm以下的晶体管则是一个有效的解决之法。

1  2  下一页>  
责任编辑:Zack
免责声明: 本文仅代表作者个人观点,与 OFweek电子工程网 无关。其原创性以及文中陈述文字和内容未经本站证实, 对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,请读者仅 作参考,并请自行核实相关内容。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码: