当前位置:

OFweek电子工程网

IC设计

正文

国产“芯”骄傲 华为麒麟960性能全面解析

导读: 随着智能手机所承载的功能越来越多的时候,处理器显得愈发重要。10月17日,华为在上海召开发布会,正式发布最新一代SoC:麒麟960。作为目前国产移动端处理器中唯一可以商用的SoC,每一代麒麟芯片的发展都备受关注。

  OFweek电子工程网讯 随着智能手机所承载的功能越来越多的时候,处理器显得愈发重要。10月17日,华为在上海召开发布会,正式发布最新一代SoC:麒麟960。作为目前国产移动端处理器中唯一可以商用的SoC,每一代麒麟芯片的发展都备受关注。而在发布会后,我们也对麒麟960的最新特性进行了简述,此次麒麟960主要在性能、拍照、安全、连接性等各方面均有所提升。我们今天的机情观察室,就这款在网上号称比肩骁龙820的国产处理器进行解读,看看麒麟960究竟是一款怎样的产品。

  国产“芯”骄傲 华为麒麟960性能全面解析

  对于一款智能手机的SoC,已经不仅仅局限于CPU这一单元,而是包括Modem、ISP、GPU、内存等各部分组件的综合体。而在这一代麒麟960上,通过架构图(下图)可以看到,麒麟960在CPU架构、GPU型号、Modem、ISP、内存规格等各方面均有所提升(黄色部分)。相比之前,麒麟960逐渐补齐了之前为人诟病的短板,在几个关键组件上都达到目前业界大规模商用处理器的旗舰级标准,并且在ISP、安全芯片方面有着自主研发成果的优势。另外大家可能也注意到,麒麟960采用A73架构,而当业界顶级处理器都已采用自研微架构的时候,华为麒麟仍然坚持遵循ARM公版架构的升级。而最新的A73架构实力究竟如何?我们继续往下看。

  全新的A73架构

  国产“芯”骄傲 华为麒麟960性能全面解析

  ▲麒麟960架构图

  在移动SoC领域,目前诸如骁龙820、苹果A10 Fusion这样的旗舰芯片都已经采用自研微架构,而麒麟则一直沿用ARM公版架构。此次麒麟960选用ARM最新推出的A73架构,16nm FinFEF+工艺。我们都知道,更先进的架构与更先进的工艺能够将处理器性能提升的同时兼顾功耗的控制。在去年的麒麟950上,华为大胆选择16nm FinFEF+工艺,成为首款采用16nm制程的商用SoC。而在今年的选择中,华为并没有冒进的选择10nm,而是仍然延续了16nm工艺。对此,华为表示在目前可商用量产的范围内,16nm仍然能保证A73架构的功耗,并且横向来看,此次对于工艺和架构相比,架构的提升更为重要,而且在目前的节点10nm工艺量产尚不成熟,因此麒麟最终选择16nm。

  国产“芯”骄傲 华为麒麟960性能全面解析

  架构方面,麒麟960遵循ARM公版架构升级的方案,选择A73架构。对此,华为表示术业有专攻,自研架构对于麒麟目前并非是最好的结果,更何况决定CPU的指令集与架构都是ARM发明的,因此如果没有大幅度的提升,自研与采用公版架构并没有太大区别。相比于竞品,麒麟更追求在综合性能的提升。

  在官方介绍中,Cortex-A73仍然采用全尺寸ARMv8-A架构,最高可以达到2.8GHz主频,可以使用10nm、14/16nm工艺,而根据ARM官方介绍,当A73使用10nm工艺时,对比上代16nm工艺的A72,性能有30%的提升,并且对AR/VR都有更好的优化。A73是采用ARMv8-A架构中核心最小的处理器,每核心面积在0.65mm,并且继续支持big.LITTLE架构。

  国产“芯”骄傲 华为麒麟960性能全面解析

  另外,A73与A72在架构上也有很大的区别,A73采用双发射L/S单元,在发射宽度上小于A72的三发射,但由于A73整个处理器的11级核心流水线深度比A72的15级核心流水线深度更精简,因此发射宽度并没有决定性的影响到A73的性能。但由于A73的一级缓存由48kB提升至64kB,二级缓存由A72的最大2MB提升至8MB,并且为一级缓存和二级缓存都配备了独立的预读器,使得A73可以获得接近理论的最大带宽值。得益于各种优化,使得A73在极限性能上相比较A72有所提高,并且支持UF 2.1的内存规格,这也使得麒麟960在数据的读写上相比之前有不小的提升。在麒麟960的闪存读写测试中,连续读写与随机读写的性能比采用A72的麒麟950要高出数倍之多。

  目前智能手机的高度集成化,内部空间几乎是寸土寸金,尤其是对于主板部分,极其复杂的电气结构使得对手机处理器的选择心有余而力不足。A73号称目前处理器中面积最小的高端核心,每颗核心的面积在0.65mm之下,相比于A72上1.15mm2的面积整整小了43%,而根据ARM的数据:A73在采用10nm FinFET工艺,配备2.8GHz四核心的情况下,核心面积只有5mm2。一般来说,手机处理器的制造成本与面积大小成正比,面积越大成本越高,而更小的处理器面积带来更小的成本。

  国产“芯”骄傲 华为麒麟960性能全面解析

  另外,从架构图上,我们可以看到,在DIC Interrupt Control区域中终于用上了在A72时就已经发布的CCI 500。而在此前麒麟950的介绍中我们对此也已经有所介绍,实际上CoreLink CCI-500最大的变化就是增加了一个“探听过滤器”(Snoop Filter),从而使探听控制不再局限于单个簇内部的CPU之间,允许CPU所有核心可以同时调度,这样处理器的在执行缓存查询的工作量随之降低,效率更高,相信大家都听过所谓的“一核有难,其它围观”,就是因为之前处理器中簇与簇之间协同效率低下。而相比之前麒麟950中的CCi 400则对内存互联性则支持不够,并且带宽总线也有所限制(CCi 400最高值支持12.8G/s,CCi 500理论可达25.6G/s)。因此在内存贷款得分上,麒麟960相比950以及其它竞品有着将近1倍的提升。

1  2  3  4  下一页>  
责任编辑:Trista
免责声明: 本文仅代表作者个人观点,与 OFweek电子工程网 无关。其原创性以及文中陈述文字和内容未经本站证实, 对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,请读者仅 作参考,并请自行核实相关内容。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码: