当前位置:

OFweek电子工程网

嵌入式设计

正文

CPU战略目标发生转变 三星研发RISC-V架构自主CPU内核

导读: 流言还表示,三星自主 MCU研发目前仅限于一定范围晶体管数量,大概是10000到20000这个区域。正常来说,只要小于20000的晶体管数量,就能够使MCU核心保持与ARM Cortex-M0相近的功耗了。

  OFweek电子工程网讯 今年三星的半导体部门已经开始尝试一些大的飞跃,其运用于Galaxy S7旗舰的Exynos 8890处理器,首次采用了自主定制的CPU内核M1。现在来看,三星正计划扩大芯片定制开发的实力,因为日前根据业内人士透露的消息了解,三星设备解决方案(Device Solution)事业部正在为研发32位的MCU微控制器定制一种CPU内核,并且似乎是以可穿戴设备或物联网市场为目标。

  CPU战略目标发生转变 三星研发RISC-V架构自主CPU内核

  据称,三星研发中的这个CPU内核基于开源的RISC-V指令集架构,而不是我们常见的ARM架构(例如三星旗舰机长期所用的ARMv6-M最新的ARMv8-M架构)。这就意味着,三星不必支付ARM授权许可费。更进一步来说,三星的CPU战略目标正在发生转变,从之前获取ARM Cortex CPU核心授权定制转变为完全自主设计。

  流言还表示,三星自主 MCU研发目前仅限于一定范围晶体管数量,大概是10000到20000这个区域。正常来说,只要小于20000的晶体管数量,就能够使MCU核心保持与ARM Cortex-M0相近的功耗了。ARM的M0和M0+定位超低功耗核心,提供一定的32位性能,但足够用于打造最低成本的8位AVR组件。这就表明,虽然2013年三星将其8位微控制器业务出售给了IXYS,但仍可能再次启动,做好进军低功耗物联网领域的准备。

  匿名人士表示,“虽然我们不清楚三星的RISC V核心与ARM相比是否具有竞争优势,但是我们对三星的举动十分感兴趣,因为三星有自行定制CPU核心的能力以及实际运用到移动AP处理器的经验。”

  RISC-V处理器架构由加州大学伯克利分校开发,提供免费BSD许可,重点是已收到了一批重大科技公司的支持,其RISC V基金会正是由包括谷歌、高通、IBM和NVIDIA在内的大企业支持,并提供免费的编译器和开放的ISA开发环境。事实上,NVIDIA和高通已经在使用RISC-V架构开发自己的物联网处理器和GPU内存控制器。

  尽管RISC-V架构可能无法提供与同类架构相同的性能速度,或者与ISA总线成熟的兼容性,但是无需授权使用费以及费用超低这些特点,导致其依然是微处理器开发中相当有吸引力的选择之一。

  此前三星曾表示,2016年上半年已经开始研发微控制器,因此第一枚商业化的芯片有可能在明年某个时候亮相。

责任编辑:Trista
免责声明: 本文仅代表作者个人观点,与 OFweek电子工程网 无关。其原创性以及文中陈述文字和内容未经本站证实, 对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,请读者仅 作参考,并请自行核实相关内容。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码: