侵权投诉
当前位置:

OFweek电子工程网

其它

正文

先进半导体的工艺会给芯片成本带来多少变化?

导读: 先进工艺制程成本的变化是一个有些争议的问题。成本问题是一个复杂的问题,有许多因素会影响半导体制程成本。本文将讨论关于半导体制程的种种因素以及预期。

先进工艺制程成本的变化是一个有些争议的问题。成本问题是一个复杂的问题,有许多因素会影响半导体制程成本。本文将讨论关于半导体制程的种种因素以及预期。

晶圆成本

影响半导体工艺制程成本的第一个因素是晶圆成本。

毫无疑问,晶圆成本在不断上升。制程的金属层数随着工艺的演进不断上升,在130nm时典型的制程有六层金属,而到了5nm节点则预期至少会有14层金属。

从90nm节点开始开始引入应力技术以继续增强晶体管的性能,这也会增加制程的成本。从45nm到28nm节点,半导体制程引入了high-k栅技术以增强性能。

另一个变化是晶体管阈值电压数目的变化。在130nm节点,晶体管只有两种阈值(常规阈值RVT管与低阈值LVT管),而到了16nm之后,有了多达五种阈值(超高阈值UHVT,高阈值HVT,常规阈值RVT,低阈值LVT与超低阈值ULVT)。这是因为,从40nm到16/14nm FinFET,短沟道效应越来越明显,为了控制漏电流必须引入多种阈值的器件。显然,这也会增加掩膜成本。

在先进半导体制程中,还会引入新的技术,如在16/14nm节点引入的FinFET技术,在5nm引入的堆叠横向纳米线(stacked horizontal nanowire )技术。

先进半导体的工艺会给芯片成本带来多少变化?

上图显示了不同工艺节点用到的技术,据此不同的工艺节点用到的掩膜层数如下图所示:

先进半导体的工艺会给芯片成本带来多少变化?

新的光刻技术

从20nm节点开始,为了使用传统光刻技术实现更小的特征尺寸,半导体制程引入了多重pattern技术。光刻机在28nm的时候只需要一次的光刻曝光就可以实现了。

但到了22nm/20nm,单次曝光有时候就不能给临界层提供足够的分辨率。芯片制造商就通过多重pattern的方式解决问题。这也就是增加了一个简单的两步流程。这当中的主要的挑战就是刻这些细线图案。

为了达到目标,芯片制造商只好使用双重pattern技术。在这个步骤里会需要两次光刻和刻蚀步骤去确定一个单层。使用这种双重pattern技术,可以减小30%的pitch,而三重pattern则需要三次曝光,也就是需要三次刻蚀步骤。

1  2  下一页>  
声明: 本文由入驻OFweek公众平台的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号