侵权投诉
当前位置:

OFweek电子工程网

缓冲/存储技术

正文

一文通解基于VLT技术的新型DRAM内存单元

导读: 垂直分层闸流体,是Kilopass研发出的新型内存单元,能够显著降低动态随机存取内存(DRAM)的成本和复杂性。这是一种静态的内存单元,无需刷新操作;兼容于现有晶圆厂的制造设备,也无需任何新的材料或工艺。

一文通解基于VLT技术的新型DRAM内存单元

垂直分层闸流体(Vertical Layered Thyristor;VLT),是Kilopass研发出的新型内存单元,能够显著降低动态随机存取内存(DRAM)的成本和复杂性。这是一种静态的内存单元,无需刷新操作;兼容于现有晶圆厂的制造设备,也无需任何新的材料或工艺。

相较于一般的DRAM,VLT内存数组能节约高达45%的成本;这是因为它具有更小的VLT内存单元,以及驱动更长行与列的能力,使其得以大幅提升内存数组效率。然而,想要发挥VLT的优势,就必须在依据产业标准发展的成熟DRAM市场展开设计与制造,才能确保兼容于不同供应商的内存产品。

目前,基于VLT技术的内存已经具备与现有“第四代低功耗双倍数据速率”(LPDDR4)规格完全兼容的能力。VLT内存组(bank)可以模拟传统DRAM的bank,并兼容于其频率;在设计VLT电路时,设计者可以选择连接标准DDR控制器,或是成本较低的简化版控制器。如果使用标准控制器,由于不需要刷新,VLT内存将会忽略刷新序列。系统的其他部份则会将VLT DRAM视为通用DRAM,因而无需任何改变。

传统DRAM内存单元

为了显示如何使用VLT内存单元构造LPDDR4内存,首先回顾一下传统DRAM以及LPDDR4的工作方式。熟悉DRAM者或许对其有所了解,但实际运用上还是有些微差异,在此先定义一些准则与术语以便于理解。

DRAM作业的许多方面取决于其电容储存单元。首先,电容的漏电特性导致了刷新的必要性;其次,储存单元的基本作业方式之一是读取,它会影响如何组织内存的其他方面。

图1显示电容储存单元的原理图,左右图分别代表了读取1和读取0时。电路透过“电荷分配”(charge sharing)侦测内存位值。位线(bitline)首先被预充电到一个在0和1之间的电压值,然后透过打开读数晶体管来选择一个内存单元,使电荷可以在位线与内存单元间流动。如果位线电压高于内存单元,那么负电荷就会从内存单元流出到位在线;而如果位线的电压低于内存,那么负电荷就会从位线流进内存单元。

一文通解基于VLT技术的新型DRAM内存单元

图1:传统电容式DRAM内存单元的电荷分配原理 (图中绿色箭头所示为电流,与负电荷流动的方向相反)

这种电荷转移改变了位在线的电压,透过感测与锁存得到最终读取数值。然而,在储存电容中失去或取得的电荷,改变了节点上原有的电荷,这意味着读取的过程是破坏性的。因此,在每一次读取之后,都必须透过回写操作恢复内存单元中的电荷。

1  2  3  4  5  下一页>  
声明: 本文由入驻OFweek公众平台的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号