侵权投诉
当前位置:

OFweek电子工程网

缓冲/存储技术

正文

新一代STT-MRAM存储器容量达Gb水准

导读: 被视为次世代存储器技术之一的自旋力矩传输存储器(STT-MRAM),在2016年12月举办的国际电子零组件会议中公开了若干突破性研究成果,最值得注意的是推出了容量超过1Gb的产品,以及将STT-MRAM嵌入CMOS逻辑芯片的技术实证。

被视为次世代存储器技术之一的自旋力矩传输存储器(STT-MRAM),在2016年12月举办的国际电子零组件会议(International Electron Devices Meeting;IEDM)中公开了若干突破性研究成果,最值得注意的是推出了容量超过1Gb的产品,以及将STT-MRAM嵌入CMOS逻辑芯片的技术实证。

MRAM算是次世代非挥发性存储器科技中出现较早的一种,其记忆单元以磁隧结(MTJ)组成,由于占用体积大与耗电量高,最大容量约16Mb,仅适用于若干特殊需求;MTJ水平排列的iSTT-MRAM虽然成功缩小化,记忆密度还是偏低,最大容量仅256Mb。

直到较新的pSTT-MRAM出现,MTJ改用垂直排列,才能进一步扩大记忆密度,韩国存储器大厂SK海力士(SK Hynix)与东芝(Toshiba)从2011年起合作,到2016年成功推出目前容量最大的STT-MRAM,记忆容量达4Gb,虽然详细数据并未公布,不过报导推算记忆密度与DRAM相当。

不过,存储器技术要求的不只有记忆容量与密度,使用寿命与容错能力等数据也很重要,GlobalFoundries与Everspin Technologies合作,对已上市的256Mb容量pSTT-MRAM进行测试,可在摄氏100度环境下保存数据10年以上,重复读写1亿次也没有明显劣化问题,显示pSTT-MRAM技术已达成熟阶段。

但以目前的容量而言,STT-MRAM容量仍小,离取代一般存储器还有一段路要走,另一种比较可行的应用,是把STT-MRAM嵌入其他系统芯片,目前已有SRAM嵌入逻辑芯片的技术,而STT-MRAM记忆密度比SRAM更高,有助于提高逻辑芯片内的记忆容量。

在IDEM 2016中,关于STT-MRAM嵌入系统芯片的应用,一个是高通(Qualcomm)与应用材料(Applied Materials)的合作,制造1Gb大容量的嵌入测试,另一个则是三星电子(Samsung Electronics)的28纳米制程8Mb容量嵌入STT-MRAM的研发。

高通的发表中指出相当有趣的一点,就是在嵌入式设计中,由于重复读写次数减少,在同样的可靠性要求下,一般RAM须要求到10的15次方次读写,STT-MRAM只要能保证10的10~12次方次读写,就可满足需求。

而三星的28纳米加工技术是目前最精密的STT-MRAM制程,为在CMOS逻辑芯片中加入STT-MRAM,由于有些程序与CMOS逻辑电路制程重叠,只要增加3道光罩就可以有效嵌入STT-MRAM,意味有可能低成本制出内嵌STT-MRAM的逻辑芯片。

接下来STT-MRAM的商业发展,将先从大容量产品开始,抑或在嵌入式系统市场上普及,有待持续观察。

声明: 本文由入驻OFweek公众平台的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号