侵权投诉
当前位置:

OFweek电子工程网

IC设计

正文

保障信息安全 芯片设计制造全过程国产化势在必行

导读: 一颗高性能芯片在区区数百平方毫米的硅片上蚀刻数十亿晶体管,晶体管间的间隔只有几十纳米,需要经过几百道不同工艺加工,而且全部都是基于精细化操作,制作上凝聚了全人类的智慧,是当今世界上最先进的工艺、生产技术、尖端机械的集中体现。

一、芯片设计制造全过程中的安全风险分析

我们知道,芯片的设计制造要经过一个非常复杂的过程,可大体分为三个阶段:前端设计(逻辑代码设计)、后端设计(布线过程)、投片生产(制芯、测试与封装)。如图所示:

保障信息安全 芯片设计制造全过程国产化势在必行

从图中可以看出,前端设计包括需求分析、逻辑设计与综合,输出门级网表;后端设计对原有的逻辑、时钟、测试等进行优化,输出最终版图;投片生产是在特定电路布线方式与芯片工艺条件下将电路逻辑“画”到硅片上的过程。

一颗高性能芯片在区区数百平方毫米的硅片上蚀刻数十亿晶体管,晶体管间的间隔只有几十纳米,需要经过几百道不同工艺加工,而且全部都是基于精细化操作,制作上凝聚了全人类的智慧,是当今世界上最先进的工艺、生产技术、尖端机械的集中体现。在如此复杂和细微的芯片内部,除了完成所宣称的功能之外,在额外的电路中构建一个后门,使得可以接受外部控制,一般的验证检测手段通常不能找出任何问题,一般用户也很难察觉芯片上后门的操作行为。

保障信息安全 芯片设计制造全过程国产化势在必行

在芯片设计阶段,对任何的代码或版图的改动都是非常容易的,在芯片设计阶段植入后门已屡见不鲜、广为人知,但是,在制造生产阶段,同样也可能被有意植入后门,而这一点则往往被人们所忽略。

据报道,2016年6月,在DARPA和国家科学基金会支持下,美国密歇根大学首次在开源OR 1200处理器制造中植入模拟恶意电路(即硬件木马),可进行远程控制和实施攻击。如下图所示,该硬件木马比传统数字电路构成的硬件木马小2个数量级,结构小巧,难以检测,易于实现,危害极大。该事例再次证实了芯片潜在安全风险来源从设计阶段延伸至制造阶段,给芯片安全带来新的挑战。

保障信息安全 芯片设计制造全过程国产化势在必行

二、应根据应用需求合理选择工艺制程

近年来,随着技术的不断进步,芯片工艺水平也得到逐步提高,较小的工艺制程能够在同样大小的硅片上容纳更多数量的芯片,可以增加芯片的运算效率;也使得芯片功耗更小。但是,芯片尺寸的缩小也有其物理限制,摩尔定律正在逐渐失效,当我们将晶体管缩小到 20nm左右时,就会遇到量子物理中的问题,晶体管存在漏电现象,抵消缩小芯片尺寸获得的效益;另外,必须采用更高精度的机器进行芯片的掩膜蚀刻,会带来制造成本高、良品率下降等问题。

1  2  下一页>  
声明: 本文由入驻OFweek公众平台的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号