侵权投诉
当前位置:

OFweek电子工程网

其它

正文

cpu的nm级越来越小,为什么不通过增大面积来提高性能?

导读: 通过增大芯片面积,一个芯片中可以放下更多的晶体管,更多的晶体管可以实现功能更复杂,性能更高的芯片呢。这是一个比较有意思的问题。乍一看貌似很有道理的样子,那么为什么半导体行业却没有这么发展呢?

通过增大芯片面积,一个芯片中可以放下更多的晶体管,更多的晶体管可以实现功能更复杂,性能更高的芯片呢。这是一个比较有意思的问题。乍一看貌似很有道理的样子,那么为什么半导体行业却没有这么发展呢?

首先我们看一下,一颗芯片是怎样制造出来的呢?在半导体制造中,先将单晶硅棒经过抛光、切片之后,成为了晶元(wafer)。而每一片wafer经过掺杂、光刻、等步奏后形成一个个芯片。

cpu的nm级越来越小,为什么不通过增大面积来提高性能?

成品的wafer一般长成下图,wafer内一小块一小块的正方形我们称之为die,即未封装的芯片。

cpu的nm级越来越小,为什么不通过增大面积来提高性能?

那么如果晶元的尺寸不变而增大单个芯片的大小会有什么后果呢?1)一片wafer中芯片个数变少 这一点很好理解,比如下图,圆形是wafer的范围,正方形为一个die。随着芯片面积的增大,相同大小一片wafer中包好的芯片个数从16变成4再到1。这样就会造成制造成本很高。 2)良率变差 良率可以简单理解为,一片wafer中可以正常工作的芯片。在芯片制造中由于灰尘或者切割或工艺等问题,会使同一片wafer中若干区域损坏,造成芯片报废。我们还是一下图为例。黑色点为损坏点。单个芯片面积越大良率越低。

cpu的nm级越来越小,为什么不通过增大面积来提高性能?

那如我们同时将晶元的面积变大,这样是不是就可以解决以上两个问题了? 下图为晶元面积的发展史,很可惜晶元面积的增长速度较慢。如果不进行晶体管尺寸缩小,仅仅依靠晶元变大,那么半导体发展将远远的落后于摩尔定律。

cpu的nm级越来越小,为什么不通过增大面积来提高性能?

选用更先进的工艺除了成本和良率的好处之外还有哪些方面的优势呢?一个MOS管的基本结构如下:

cpu的nm级越来越小,为什么不通过增大面积来提高性能?

每一代新工艺节点,晶体管的沟道长度L变小。沟道长度变小后,晶体管有更快的反应速度,更低的控制电压。

cpu的nm级越来越小,为什么不通过增大面积来提高性能?

1)更快的频率 随着工艺节点的不断缩小,芯片的频率越来越高。

cpu的nm级越来越小,为什么不通过增大面积来提高性能?

2)更低的电压 而芯片的功耗是与电压成平方关系,电压的降低,可以极大的减少功耗。

cpu的nm级越来越小,为什么不通过增大面积来提高性能?

由上可知,芯片的性能(频率、面积、功耗)与芯片中集体管个数并没有必然联系,而仅仅通过增大面积无法达到提高性能的目的。 下图是近40年来芯片发展图,由图可知通过不断缩减晶体管尺寸,确保了近40年来半导体业高速的发展。

cpu的nm级越来越小,为什么不通过增大面积来提高性能?

延伸阅读

但是进入28nm以后再按照以往的经验来缩减晶体管尺寸,将会失效。短沟道效应造成晶体管无法关断。目前业内通过Fin-FET, SOI等技术来解决这个问题。

cpu的nm级越来越小,为什么不通过增大面积来提高性能?

声明: 本文由入驻OFweek公众平台的作者撰写,除OFweek官方账号外,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

X
文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码: