侵权投诉
订阅
纠错
加入自媒体

USB 3.0存储端设计注意事项

2010-09-08 14:38
默菲
关注

  超高速USB 3.0近一年来成为市场瞩目的热点,主要原因有两点:第一是USB接口原本就是目前世界上应用最广泛的接口,使用者众多;第二则是对于10倍速传输速率的需求。

  在高清画质与蓝光的普及下,USB 3.0 大幅减少了档案传输的等待时间。USB 3.0具有向下兼容与超高速两大优势,在系统商与芯片厂商的合作下,我们相信该技术一定会迅速普及。正是由于USB 3.0改变了对传统USB速度较慢的看法,祥硕科技将与大家分享关于USB 3.0存储端设计应注意的事项。

  首先,由于祥硕科技提供的产品是属于高速的产品,以目前市场上效能最高的产品ASM1051E为例,主要对外的两个接口分别为USB 3.0 端与SATA 6G端,根据目前客户端量产状况,成功设计USB 3.0 模块主要有三个要点。

  保持高速信号的完整性

  信号的质量关系到数据的传输是否完整或U盘的可靠性。根据信号完整性制定出电路板的设计规范及组件的摆放位置,差动传输线阻抗控制,减少阻抗在电路板上所造成的不连续,而引起的信号多重反射及损失,干扰控制与抑制等,确保符合USBIF兼容测量结果。

  USB 3.0设计建议如下:差动特征阻抗为85欧姆。印刷电路板的贯孔不能多于二个,以减少信号的衰减。一个信号的贯孔约增加1dB的损失。差动信号长度不超过1.5英寸,预防主控端印刷电路板可能导致的信号损失及USB 3.0连接器与电缆的良莠不齐,以达到最佳的效能。差动信号之间的间距最好多加地信号,以减少信号之间的干扰,如信号旁边为频率信号或是切换式电源信号,即再加大3~4倍的间距。在信号交流耦合电容选用0402大小封装及NPO 或是X7R材质,且摆放至接近连接器的位置。如有ESD及EMI 组件的选用及摆放,则将组件位置也放在接近连接器的位置,建议的顺序为连接器-》ESD-》EMI-》交流耦合电容-》ASM1051E,注意ESD及EMI的零件选用都要能够符合要求,差动特征阻抗及信号损失非常低。

  USB 3.0存储端设计注意事项

  SATA 6G设计建议如下:除了差动特征阻抗为90欧姆及长度要求可放宽至2.5英寸之外,其它则与USB 3.0上的建议是相同的。

  USB 3.0存储端设计注意事项

  电源及导热管理

 

1  2  下一页>  
声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号