侵权投诉
订阅
纠错
加入自媒体

解读FPGA设计的安全性

2011-01-17 12:00
九一隐士
关注

  与开发成本很高的ASIC相比,FPGA可重复编程的性能正受到系统设计者的青睐。此外, FPGA的性能和功能也越来越强大,包括32位软处理器、SERDES、 DSP块和高性能的接口。现在的低成本FPGA甚至可以满足大批量的应用。设计人员采用FPGA能够快速开发产品,以应对产品快速上市(市场要求缩短产品的开发时间)和远程更新的需求。

  但是,把器件生产、现场更新和固件远程重构的工作外包可能会导致FPGA被复制、克隆或盗版。这对某些企业是个严重的问题,因为有些算法对企业保持竞争优势是必不可少的,而外包可能使这些算法被别人利用。因此,考虑FPGA设计的安全性是一件非常重要的事。

  FPGA有两种类型 :基于SRAM、需要用外部引导器件配置的易失FPGA,以及将配置保存在内存中因而不需要外部引导器件的非易失FPGA。基于 SRAM的FPGA是易失器件。如果切断电源,配置即被删除,必须对器件进行重新配置,然后器件才能工作。这类器件可以用处理器或使用SPI或并行闪存通过JTAG端口编程。就安全性而言,它们是很脆弱的。一旦系统上电,盗版者就能轻而易举地获取FPGA的位流。 Flash和反熔丝FPGA是非易失性的器件,它们上电后即可编程,无需使用任何外部存储器。这些非易失器件拥有最高级别的安全性。但是,反熔丝FPGA受到两个方面的制约: 1 )它们不能再次编程。2 )它们的性能和内存容量有限。而Flash FPGA和SRAM FPGA是可以重复编程的。

  盗版行为分为几种类型:“克隆”复制系统元件的行为,甚至不必知道内部的逻辑。通过拦截FPGA的位流和复制配置,可以轻松地克隆一个低成本SRAM FPGA。“逆向工程”需要理解FPGA的逻辑功能,以便进行修改以满足盗版者的需要。盗版者可以分析无保护的位流以复制原先的设计,或解剖器件分析其内容。还有一个被广泛使用的盗版手段是“生产超过客户订购量的系统”,然后向市场出售多余的系统,而专利持有者却无法从中取得收益,没有任何方法可以阻止不择手段的分包商这样做。最后一种盗版方法是“盗窃服务”,盗版者通过破解系统的安全设置来获得特定的服务,如收看卫星电视节目。

  打击盗版可以采用多种安全措施,最简单的方法的是使用一个保密位,防止FPGA的配置数据被截获。有了这个保密位,盗版者如果试图读取配置数据,读出的数据将全部为零。所有的FPGA都有这种类型的保护。然而,如果引导文件位于器件的外部,相对就比较容易复制配置,标准的SRAM FPGA就是这种情况 。如果配置数据是在器件内部,如非易失FPGA ,保密位就会有很好的保密效果。

  与反熔丝FPGA不同 ,SRAM FPGA和Flash FPGA是可重复编程的,它们允许用户调整设计或赋予FPGA一个全新的功能。此外,现在甚至可以远程修改FPGA配置文件,从而修改系统。虽然重构对某些应用来说是个优点,但它也可能成为一个安全隐患,因为盗版者可能拦截并获取新的码流。不过这可以通过在传输时保护位流来解决。

  虽然Flash FPGA比SRAM FPGA更安全 ,它们也有缺点。它们的密度和存储容量有限,功能和I/O的速度也有限。

  针对这些缺点,莱迪思半导体公司已经开发出一种创新的技术,它结合了以下两种技术的优点:

  * 性能和存储器容量较大的低成本SRAM

  * 可以内部存储重构数据的Flash

  莱迪思独特的flexiFLASH技术,将SRAM和Flash整合在同一个FPGA中,可以同时实现以下几个方面的优点:

  * 位流配置

  * 以最短的系统中断时间进行远程重新配置

  * 数据保护和器件加锁

  复杂系统中的设计安全性

  工程师正面临着构建日益复杂的系统的挑战。

   图1  FPGA与微处理器相连的系统

  图1 FPGA与微处理器相连的系统

  图1展示了一个FPGA与微处理器相连的系统 。微处理器通过一个外部PHY和一个集成在FPGA内的MAC 与以太网连接。与竞争者的产品不同,这个微处理器中还包含用户逻辑。 FPGA通过一个Flash来配置。Flash和RAM中包含有微处理器的程序和系统的数据。如果系统需要更新,就通过以太网来发送数据。为了保护设计, FPGA数据和位流都经过了加密。但是,发送到微处理器的数据和指令未加扰,因此盗版者能够查看此数据并加以复制。一种可能的解决办法是在FPGA内实现软微处理器,它可以访问FPGA的内部存储器组,而从外部却无法看到存储器组。这些存储器组可以用来存储重要的算法和数据。

   图2  处理器集成在FPGA之中

  图2 处理器集成在FPGA之中

  图2展示了同一个设计,但处理器集成在FPGA之中。图2中采用的软微处理器是LatticeMico32 。设计师构建了解扰器,因此加扰是机密的。使用解扰器允许加密的指令存储在外部存储器。为了加密位流,莱迪思为几款FPGA提供了128位AES密钥。

   图3  用128位AES密钥保护设计

  图3 用128位AES密钥保护设计

  首先,工程师应用莱迪思的软件设计工具套件ispLEVER ( 7.0或更高版本)开发FPGA代码,完成综合、映射、布局布线和仿真后,产生位流,经最后验证后再用ispVM系统( 莱迪思的编程工具)对电路板编程。当设计师对系统的功能感到满意时,此时就要来做保护设计的工作。可以用莱迪思的ispLEVER工具或莱迪思的编程工具ispVM System对位流加密,用户可选择128位密钥。编码的位流可以是十六进制(从0至F ,不区分大小写)或一个ASCII密钥(可用所有字母数字字符和空格,大小写敏感),然后使用任何非加密的文件编码将该位流加载到配置存储器中。

  现在密钥应该已经保存在一个可编程存储区。编程是通过器件的JTAG端口进行。应该注意到,用密钥对位流加了密,现在只能通过加密的位流对FPGA进行配置。用sysCONFIG接口或JTAG接口可以对莱迪思的FPGA进行编程。该sysCONFIG接口可以让用户使用集中配置模式,或Flash SPI ,或以并行的方式使用并行配置模式重新输入数据。符合IEEE 1149.1和IEEE 1532标准的JTAG端口允许以突发位流(或快速编程)模式、或用1532模式对数据进行编程。JTAG端口用来对器件中的AES 128位密钥编程。不需要用特别的模式来保存FPGA中的128位密钥。

1  2  下一页>  
声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号