侵权投诉
当前位置:

OFweek电子工程网

正文

FPGA迈入“All Programmable”时代

导读: 历经四年的开发和一年的试用版本测试,赛灵思(Xilinx)可编程颠覆之作Vivado设计套件终于震撼登场,并通过其早期试用计划开始向客户隆重推出。

  历经四年的开发和一年的试用版本测试,赛灵思(Xilinx)可编程颠覆之作Vivado设计套件终于震撼登场,并通过其早期试用计划开始向客户隆重推出。赛灵思公司全球高级副总裁,亚太区执行总裁汤立人(Vincent Tong)认为,以IP及系统为中心的Vivado设计套件将是“颠覆性”的,表明了赛灵思致力于在未来十年加速“All Programmable”器件设计生产力的坚定信念。

  一个令人兴奋的新时代

  赛灵思此番将“All Programmable”作为核心价值理念写进了公司的LOGO,那么,何为“All Programmable”?汤立人对此解释说,就28nm工艺而言,赛灵思开发出了许多类型的可编程技术,从逻辑和IO、软件可编程ARM处理系统、3D-IC、模拟混合信号(AMS)、系统到IC设计工具以及IP等。赛灵思将上述可编程技术进行不同组合,然后集成到“All Programmable”器件中,如目前发货的基于堆叠硅片互联技术(SSIT)的Virtex-7 2000T FPGA、Zynq-7000可扩展处理平台(EPP)、以及支持高级模拟混合信号(AMS)、高性能SERDES和PLL到可编程数据转换器资源的FPGA等。

  图1:Vivado可将生产力提升至原来的4倍

  “All Programmable”器件,将使设计团队不仅能够为他们的设计编程定制逻辑,而且也可以基于ARM和赛灵思处理子系统、算法和I / O进行编程。总之,这是一个全面的、系统级的器件。汤立人说,“未来‘All Programmable’器件要比可编程逻辑设计更多,它们将是可编程的系统集成,投入的芯片越来越少,而集成的系统功能却越来越多。”

  他同时还表示,在利用“All Programmable”器件创建系统的时候,设计者所面临的是一套全新的集成和实现设计生产力的瓶颈问题。从集成的角度讲,包括集成算法C和寄存器传输级(RTL)的IP;混合了DSP、嵌入式、连接和逻辑域;验证模块和“系统”,以及设计和IP的重用等。实现的瓶颈则包括芯片规划和分层;多领域和大量的物理优化;多元的“设计”与“时序”收敛;和后期的ECO和设计变更的连锁效应。正是为了解决集成和实现的瓶颈,使用户能够充分利用这些“All Programmable”器件的系统集成能力,赛灵思打造了全新Vivado设计套件。

  图2:快速验证的以IP为中心的集成

1  2  下一页>  
声明: 本文由入驻OFweek公众平台的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号