侵权投诉
当前位置:

OFweek电子工程网

网络/协议

正文

Arteris携手Synopsys提升多核心SoC架构最佳化

导读: 新思科技 ( Synopsys, Inc)与 开创 Network-on-Chip ( NoC ) Interconnect IP解决方案的供应商 Arteris, Inc.,近日宣布一项技术合作成果。

  新思科技 ( Synopsys, Inc)与 开创 Network-on-Chip ( NoC ) Interconnect IP解决方案的供应商 Arteris, Inc.,近日宣布一项技术合作成果,成功将Arteris FlexNoC Interconnect IP模组与新思科技的Platform Architect环境结合,提供系统设计者在终端产品架构上,模拟真实的系统层级效能。由Arteris FlexNoC配置工具导出的System C转换层级模型(transaction-level models;TLMs),可轻易整合新思科技的架构设计模型(architecture design models )、流量产生器( traffic generators ),让客户在系统软体或RTL设计完成几个月前,取得终端产品效能与多核心系统架构高效最佳化的早期分析结果。

  随着 Arteris FlexNoC Interconnect 模型近期在交易处理器 (Transactors) 与分析监控支援 (analysis monitor support) 的提升,新思科技具备多核心最佳化技术(Multicore Optimization Technology: MCO)的 Platform Architect 环境,在早期效能分析和复杂设计最佳化上,提供系统设计师 3 项独特的优势:(一)可在软体和 RTL 完成前,取得全配效能模型 (fully-instrumented performance models) ;(二)可清楚计算与呈现多核心设计的动态行为和效能瓶颈;(三)设计流程自动化,研发人员可在几天内开发数百项架构替代方案,不必在文件规格和 RTL 方法上花费数周或数个月的时间。

  目前采用 FlexNoC Interconnect IP的架构,可藉由这些功能优势,更完全地开发并且最佳化多核心架构,避免SoC晶片设计不当造成的昂贵成本。

  Arteris FlexNoC的矽晶验证商用network-on-chip Interconnect IP,让客户减少晶片Interconnect线路数量与多核心系统晶片设计的逻辑需求。

  透过减少Interconnect线路和逻辑闸,可解决后端 配置布线阶段(P&R)出现的 绕线拥塞(Rouging congestion)和时序收敛(Timing Closure)问题,进而 缩短研发周期、提高Interconnect频率,以及减少Interconnect面积和功耗。

  产品资讯

  Arteris 和新思科技的整合方案,目前提供 Arteris FlexNoC 2.6 以上的版本、以及新思科技 Platform Architect MCO G-2011.06-SP2 以上的工具版本。关于Arteris的更多资讯,请上公司官网www.arteris.com,或与greater.china@arteris.com联系! ;关于更多新思科技的 Platform Architect MCO 工具环境资讯,请上网站 http://www.synopsys.com/platformarchitect 。

声明: 本文由入驻OFweek公众平台的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号