侵权投诉
当前位置:

OFweek电子工程网

数字信号处理

正文

阵列信息的模拟读出

导读: APS像素阵列中同一列的每一个像素上,都有一个共享的列像素信号输出端(Column Output),如图所示。每一列像素的这个共享输出端,都经过一个列模拟信号通道,处理和放大这一列像素的图像信号。

  APS像素阵列中同一列的每一个像素上,都有一个共享的列像素信号输出端(Column Output),如图所示。每一列像素的这个共享输出端,都经过一个列模拟信号通道,处理和放大这一列像素的图像信号。在这个通道中,首先有一个由模拟电压Vb偏置的恒流源,它是本列中每一个像素上源极跟随器Tsf通过选择开关Tsel连接的公共负载。在每一个列通道中还有一个重要的结构,就是相关双取样电路CDS(Correlated Double Sampling)。这是一个模拟信号处理电路,它对每个像素光电二极管PD上的电压信号,进行两次取样:第一次取样在PD刚刚被预置到电压Vrst - Vsat之后,当曝光刚刚开始的时刻;第二次取样在曝光完成的时刻。把与这两次相关信号取样的电压差值对应的电压,作为像素的光电信息输出,因此被称为相关双取样电路。

  为什么要采用相关双取样电路处理图像信息?首先必须了解CMOS成像器图像的固定图样噪声FPN(Fixed Pattern Noise)问题,在CMOS成像器的芯片上,每个像素和每个像素阵列的几何尺寸都必须满足光学系统的要求。在当前,通常像素的尺寸在1.7微米到20微米之间,阵列尺寸在约2mm2到1000mm2数量级之间。在以微米、亚微米尺度构建晶体管的CMOS芯片上,阵列面积的尺寸是相当“巨大”的。由于工艺不均匀的原因,每个APS像素上的有源器件,在如此大的阵列面积上,会有参数的随几何位置不同而有差异。例如,重置晶体管Trst的饱和电压Vsat,在阵列不同位置上像素中的差异,会引起光电二极管的重置电压Vrst – Vsat在阵列上的差异。这个差异会产生一个虚假的图形,叠加在真正对应光学图像的信号上。这个虚假的图形仅与阵列制造过程的不均匀有关,在制造过程完成后是不会改变的,与真实光学图像无关,因此被称为固定图样噪声FPN。相关双取样CDS电路的输出,对应于两次取样值的差,即曝光曲线的斜率,而不是一次取样的绝对值,因而消除了重置管Vsat差异而产生的固定图样噪声。

  相关双取样CDS功能通常用开关电容放大器电路实现,一种常见的CDS电路结构如图所示。列输出(Column Output)的模拟信号分别经过由CKR和CKS信号控制的采样模拟开关,存储在两个保持电容CR和CS上。CKO信号控制另外两个模拟开关,同时把两个电容上的电压,分别连接到差分放大器的正负输入端,使放大器输出与这两个信号的差值相关的电压。相关双取样CDS的工作时序如图中B所示,在像素的曝光过程开始时,当光电二极管PD被Reset控制重置到Vrst-Vsat电压后,开关CKR开启,曝光初始的VPD信号电压被采样保持到电容CR上,形成第一次采样。当曝光结束时,CKS开启,VPD信号电压被采样保持到电容CS上,实现第二次采样。然后CKO同时控制两个开关开启,电压差VCS – VCR = Vout输入到差分放大器输入端。从CDS的工作过程可以看出,输出的模拟信号值是两次采样的差值,而不是光电二极管曝光后的信号绝对值,从而消除了重置开关Trst参数分布的影响。

  相关双取样电路CDS改进了固定图样噪声,被认为是CMOS成像器得到发展的关键一步。CMOS成像器的早期开拓者们,曾设想模拟信号处理可以广泛应用到APS像素阵列中去,而相关双取样电路是至今仍被最广泛应用在CMOS成像器设计中的一种模拟信号处理方法。

  从列通道输出的图像光电信号,经过列模拟开关依次转换输出。列通道输出依次切换的过程,实现图像信息的水平扫描。图像模拟信号经过一个可变增益的宽带放大器放大,可以经过功率推动直接输出片外,作为模拟图像信号输出,也可以经过模数变换电路,输出数字图像信号。而数字图像信号还可以用各种先进的数字信号处理算法,在数字信号处理器DSP和微机中进行改善、增强、压缩,甚至于图像识别和跟踪等等处理。下一期话题将探讨高清晰度和高速CMOS成像器。

声明: 本文由入驻OFweek公众平台的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号