侵权投诉
订阅
纠错
加入自媒体

SAR模数转换器的前端器件设计探究

2013-10-23 10:54
铁马老言
关注

  逐次逼近型(SAR) ADC提供高分辨率、出色的精度和低功耗特性。一旦选定一款精密SAR ADC,系统设计师就必须确定获得最佳结果所需的支持电路。需要考虑的三个主要方面是:模拟输入信号与ADC接口的前端、基准电压源和数字接口。本文将重点介绍前端设计的电路要求和权衡因素。

  0  前言

  SAR模数转换器的前端器件包括两个部分:驱动放大器和RC滤波器。放大器调节输入信号,同时充当信号源与ADC输入端之间的低阻抗缓冲器。RC滤波器限制到达ADC输入端的带外噪声,帮助衰减ADC输入端中开关电容的反冲影响。

  为SAR ADC选择合适的放大器和RC滤波器可能很困难,特别是当应用不同于ADC数据手册的常规用途时。根据各种影响放大器和RC选择的应用因素,我们提供了设计指南,可实现最佳解决方案。主要考虑因素包括:输入频率、吞吐速率和输入复用。

  1  选择合适的RC滤波器

  要选择合适的RC滤波器,必须计算单通道或多路复用应用的RC带宽,然后选择R和C的值。

  图1显示了一个典型的放大器、单极点RC滤波器和ADC.ADC输入构成驱动电路的开关电容负载。其10 MHz输入带宽意味着需要在宽带宽内保证低噪声以获得良好的信噪比(SNR)。RC网络限制输入信号的带宽,并降低放大器和上游电路馈入ADC的噪声量。不过,带宽限制过多会延长建立时间并使输入信号失真。

SAR模数转换器的前端器件设计探究 

图1. 典型放大器、RC滤波器和ADC

  在建立ADC输入和通过优化带宽限制噪声时所需的最小RC值,可以由假设通过指数方式建立阶跃输入来计算。要计算阶跃大小,需要知道输入信号频率、幅度和ADC转换时间。转换时间tCONV(图2)是指容性DAC从输入端断开并执行位判断以产生数字代码所需的时间。转换时间结束时,保存前一样本电荷的容性DAC切换回输入端。此阶跃变化代表输入信号在这段时间的变化量。此阶跃建立所需的时间称为“反向建立时间”.

 SAR模数转换器的前端器件设计探究

图2. N位ADC的典型时序图

  在给定输入频率下,一个正弦波信号的最大不失真变化率可通过下式计算:

 SAR模数转换器的前端器件设计探究

  如果ADC的转换速率大大超出最大输入频率,则转换期间输入电压的最大变化量为:

 SAR模数转换器的前端器件设计探究

  这是容性DAC切换回采集模式时出现的最大电压阶跃。然后,DAC电容与外部电容的并联组合会衰减此阶跃。因此,外部电容必须相对较大,达到几nF.此分析假设输入开关导通电阻的影响可忽略不计。现在需要建立的阶跃大小为:

SAR模数转换器的前端器件设计探究 

  接下来计算在ADC采集阶段,ADC输入建立至?LSB的时间常数。假设阶跃输入以指数方式建立,则所需RC时间常数τ为:

 SAR模数转换器的前端器件设计探究

  其中, tACQ 为采集时间, NTC 为建立所需的时间常数数目。所需的时间常数数目可以通过计算阶跃大小 VSTEP, 与建立误差(本例为?LSB)之比的自然对数来获得:

 SAR模数转换器的前端器件设计探究

  因此,

SAR模数转换器的前端器件设计探究 

  将上式代入前面的公式可得:

 SAR模数转换器的前端器件设计探究

  等效RC带宽 =

 SAR模数转换器的前端器件设计探究

  示例: 借助RC带宽计算公式,选择16位ADC AD7980 (如图3所示),其转换时间为710 ns,吞吐速率为1 MSPS,采用5 V基准电压。最大目标输入频率为100 kHz.计算此频率时的最大阶跃:

 SAR模数转换器的前端器件设计探究

  然后,外部电容的电荷会衰减此阶跃。使用27 pF的DAC电容并假设外部电容为2.7 nF,则衰减系数约为101.将这些值代入 VSTEP 计算公式:

 SAR模数转换器的前端器件设计探究

  接下来计算建立至?LSB(16位、5 V基准电压)的时间常数数目:

SAR模数转换器的前端器件设计探究 

  采集时间为:

 SAR模数转换器的前端器件设计探究

  计算τ:

SAR模数转换器的前端器件设计探究 

  因此,带宽为3.11 MHz, REXT 为 18.9 R.

 SAR模数转换器的前端器件设计探究

图3. 采用16位1 MSPS ADC AD7980的RC滤波器

  最小带宽、吞吐速率和输入频率之间的这种关系说明:输入频率越高,则要求RC带宽越高。同样,吞吐速率越高,则采集时间越短,从而提高RC带宽。采集时间对所需带宽的影响最大;如果采集时间加倍(降低吞吐速率),所需带宽将减半。此简化分析未包括二阶电荷反冲效应,它在低频时变成主要影响因素。输入频率非常低时(<10 kHz,包括DC),容性DAC上建立的始终是大约100 mV的电压阶跃。此数值应作为上述分析的最小电压阶跃。

1  2  3  下一页>  
声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号