侵权投诉
订阅
纠错
加入自媒体

台积电欲摆脱韩系DRAM技术依赖 与钰创联手打造3D IC

2013-10-31 09:56
黯影冰风
关注

  台积电在逻辑IC制程上领先全球同业,但DRAM仍然只能依赖韩系业者提供。为了加强在3D IC的DRAM技术主导性,业界传出,台积电计画投资1亿美元开发Wide I/O(加宽汇流排)或HBM(高带宽存储器)等次世代DRAM产品,钰创可望出线成为合作伙伴。

  另外,全球半导体联盟(GSA)今(31)日将在台湾举办年度Memory+论坛,探讨集成存储器及逻辑IC新兴技术。钰创董事长卢超群身为GSA亚太领袖议会主席,将与台积电、三星、旺宏、东芝等业者,共同针对3D IC导入Wide I/O或HBM的发展趋势发表演说。

  将绘图处理器(GPU)集成在中央处理器(CPU)或ARM应用处理器中的系统单芯片(SoC)设计,已经是目前市场主流,但GPU的效能不断提升,DRAM带宽不足问题再度浮上台面。为了解决此一问题,英特尔目前采用嵌入式DRAM(eDRAM)制程,但有技术太难及成本过高的门槛,所以包括超微、赛灵思、阿尔特拉、高通、联发科等业者,已倾向采用Wide I/O或HBM来解决此一问题。

  事实上,因为逻辑制程及DRAM制程的大不相同,无法在制造上将两种芯片集成在同一芯片中,所以,将逻辑IC及DRAM利用堆叠方式集成在同一芯片中的异质3D IC技术,就成为最佳解决方案。如台积电及赛灵思共同推出的首款异质3D IC的Virtex-7系列产品,就是采用台积电28纳米制程及3D IC封装CoWoS制程生产。

  对于台积电来说,目前虽然与韩国DRAM厂合作开发3D IC,但基于对技术主导性的考量,台积电已计画转向与台湾DRAM业者合作开发下一世代的Wide I/O 2及HBM产品。据业内人士透露,台积电计画投资1亿美元,与国内DRAM业者共同开发Wide I/O 2及HBM芯片,而钰创因为拥有不少DRAM专利及检测良品晶粒(KGD)技术,所以可望获得台积电青睐并出线。

  台积电日前在开放创新平台生态论坛中,已对外说明3D IC技术蓝图。去年提出的Wide I/O接口CoWoS技术已经进入量产,今年第2季提出的Wide I/O接口穿透晶体管堆叠(TTS)技术已将参考设计流程交付给客户。台积电计画在2014年第4季将HBM接口导入高效能的绘图芯片或FPGA等16纳米芯片,2015年之后则进入Wide I/O 2世代。

声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号