侵权投诉
订阅
纠错
加入自媒体

基于FPGA的TDICCD8091 驱动时序电路设计

2013-11-06 10:46
风频浪劲
关注

  时间延时积分电荷耦合器件(Time Delay and Integra-tion Charge Coupled Devices,TDICCD)易于实现实时成像,可与小相对孔径的光学系统配合成像,从而大幅度减少遥感相机的体积和质量,因此广泛应用在航空航天、火控系统和远海探测等领域。现场可编程逻辑门阵列(FPGA)在航空航天、工业自动化、仪表仪器、计算机设计与应用、通信、国防等领域的电子系统中的技术含量正以惊人的速度提升。完整的电子系统在单一FPGA芯片中实现早已成为现实,电子类新技术项目的开发也更多地依赖于FPGA技术的应用。

  TDICCD是一种时间延迟积分图像传感器件,精准可靠的时序逻辑信号是TDICCD工作的最基本条件,是保障整个系统有效工作的关键,阐述了以FPGA为开发平台设计TDICCD8091驱动时序的全过程。

  1 TDICCD的特点及工作原理

  1.1 TDICCD的特点

  TDICCD 是一种具有面阵结构,线阵输出的CCD,它的列数是一行的像元数,它的行数是TDICCD的级数N,较普通的线阵CCD 而言,它具有多重级数延时积分的功能。TDICCD 器件利用物体的运动速度与行转移速度同步方式,对物体进行多次(N级)曝光,并对其信号进行累加,随着TDI级数增加,信号随TDI级数(N) 成线性增加,而噪声随TDI级数成平方根增加,TDICCD的信噪比(SNR)增加N 倍,从而获得高的灵敏度和信噪比。利用曝光时间与使用的TDI级数成比例的关系,在不改变帧频的情况下,通过选择TDI级数,改变器件的曝光次数,使器件实现在不同照度下对目标正常成像。

  1.2 TDICCD的工作原理

  TDICCD相机工作原理如图1所示。相机摄像时随卫星向前移动,对地面同一静止目标物体多次曝光成像,被拍摄物体为地面上静止的星星。在t1 时刻,星星在第1级(行)TDICCD上曝光成像,产生电荷信号;t2 时刻,由于相机向前运动,经过了一个行周期后,第2 级TDICCD 再次对同一个星星曝光成像,产生电荷信号。

  与此同时,时钟信号驱动第1级TDICCD 上产生的电荷转移到第2 级TDICCD 上。这样,该行TDICCD 不仅包括此次曝光产生的电荷,而且也包括前一级转移来的电荷,使电荷量增加了1 倍。依此类推,若TDICCD 的级数为N,相机输出信号将增加为原来的N 倍。图1中设定TDI 的级数为4 级,因此在t4 时刻,在TDI 的第4 级(行)星星曝光产生的电荷量为原来的4倍。

基于FPGA的TDICCD8091 驱动时序电路设计

  2 设计目标分析

  2.1 TDICCD8091简介

  TDICCD8091是美国仙童公司的一款9 216×128的高速光电传感器,每行的像素点数目高达9 216 个,像元大小为8.75 μm × 8.75 μm ,TDI积分级数为4,8,16,32,64,96,128 可选,行转移速率为12 kHz.电荷读出有向上和向下两个方向可选,每个方向有6 个输出端口,每个端口读出速率为20 MHz,总速率为120 MHz,读出像元电荷数目1 536 个。每个输出端口有寄存器和放大器用来缓存和放大信号。TDICCD8091 内部结构包含有:光积分区域(垂直移位寄存器)、21行独立区域(垂直移位寄存器)和水平移位读出区域(水平移位寄存器),其中,21行独立区域靠近水平读出的3行为快速转移区域,剩下的18行为慢速转移区域,21行均被遮光材料遮挡。

  TDICCD8091的外形图如图2所示。

基于FPGA的TDICCD8091 驱动时序电路设计

  2.2 TDICCD8091的时序要求分析

  TDICCD8091积分级数的选择由输入端口VSW128-D(U)、VSW64-D(U)、VSW32-D(U)、VSW16-D(U)、VSW8-D(U)、VSW4-D(U)配合模拟开关控制实现。具体接法:例如当选择向上32级积分时,VSW4-U、VSW8-U、VSW16-U接信号V3,VSW32-U接-3 V电压,VSW64-U、VSW128-U 接+15 V 电压,同时33~128 级的行转移端口接+15 V电压,水平移位读出端口接+3 V电压,1~32级的行转移端口接信号V1、V2、V3,水平移位读出端口接H1、H2、H3、H4.

  TDICCD8091正常工作所需要的时序信号如图3所示。其中,V1、V2、V3为12 kHz占空比为50%的三相时钟信号,时钟高电平+15 V、低电平0 V,控制光积分区域和21 行独立区域后18 行信号电荷的垂直移位;VHS1、VHS2、VHS3 为12 kHz占空比小于5%的移位时钟信号,时钟高电平+15 V、低电平0 V,控制前3行独立区域信号电荷的垂直移位;H1、H2、H3、H4 为20 MHz占空比50%的四相时钟信号,时钟高电平0 V、低电平-5 V,控制每个端口1 536个像元电荷的水平移位读出,同时,H1信号还控制像元电荷由垂直转移向水平转移的过度,此时高电平为+5 V;FOG为读出时钟信号,时钟高电平+1 V、低电平-5 V;RG是复位脉冲信号,时钟高电平+15 V、低电平+4 V,作用为在每个像元电荷读出前,清除前一个像元残余电荷,信号频率20 MHz.这些时钟的高低电平电压值在硬件电路通过芯片EL7212驱动实现。

基于FPGA的TDICCD8091 驱动时序电路设计

  3 时序逻辑设计及仿真结果

1  2  下一页>  
声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号