侵权投诉
订阅
纠错
加入自媒体

深度解析3D IC:层叠的艺术

2013-12-02 09:59
九一隐士
关注

  在这篇文章中,笔者将介绍各种不同型态的 3D IC 技术,由最简易的开始到目前最先进的解决方案。不过当我们开始探讨3D IC,第一件事情就是要先问自己:「我们是想要透过3D达成什么目的?」这个问题并不无厘头,因为3D对不同的人来说可能代表的东西也不同。

  举例来说,3D IC的初期型态之一(目前仍应用于一些特定领域),是将功能相同的裸晶──如记忆体──结合在一起,形成3D堆叠,再由两侧绕线连结,最后以系统级封装(system-in-package,SiP)的外观呈现。虽然下面的图里画的晶片堆叠看起来有点高瘦也不太美丽,但其实每颗裸晶厚度只有0.7mm (甚至可研磨至厚度仅0.2mm)。

深度解析3D IC:层叠的艺术

   从两侧连结的3D晶片堆叠

  另一种常见的方式是在采用覆晶(flip-chip)技术的SiP基板上先放一颗裸晶,然后再将第二颗裸晶以打线接合方式放在最顶端,如下图;但这两种技术虽然都非常高明,在笔者的心目中还达不到 3D IC 的等级。

深度解析3D IC:层叠的艺术

  简易的 3D IC / SiP

  传统2D IC与SiP

  接着的讨论如果我们不谨慎一些,事情可能就会变得有些棘手,所以让我们一步步来;首先,退回去想想在传统的2D IC与SiP阶段,裸晶与或是晶粒(dice)是放置在单一平面的封装内。传统2D IC的配置方法常是如下图:

深度解析3D IC:层叠的艺术

  传统2D IC与SiP

  为了简单起见,我们在上图的SiP只放了两颗晶粒,但当然实际情况也可能是有更多颗的;此外在图中我们是假设晶粒是以覆晶技术(有时候也可能用打线)放置在SiP基板上。在这个例子里,覆晶锡铅凸块(solder bump)的直径约只有100μm。

  而我们也假设该SiP基板是一种层压板(laminate),那是一种小型、精细的印刷电路板,有铜轨(track)与包含一定数量轨道层(tracking layer)的铜通孔。这种形式的SiP技术实在令人印象深刻,SiP基板上的轨道尺寸比矽晶粒上的轨道要大得多,这种尺寸上的差异会影响性能与功耗。此外SiP基板上尺寸较大的轨道会导致绕线壅塞,使得裸晶与裸晶之间的连结数量受限。

1  2  下一页>  
声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号