侵权投诉
订阅
纠错
加入自媒体

基于FPGA的无线信道模拟器设计

2013-12-05 10:56
Timeless落尘
关注

  0 引言

  随着人们对无线通信需求和质量的要求越来越高,无线通信设备的研发也变得越来越复杂,系统测试在整个设备研发过程中所占的比重也越来越大。为了更加方便地对所设计的系统进行调试和测试,无线信道模拟器是进行无线通信系统硬件测试不可或缺的仪器之一。目前,关于无线信道的模型研究比较多,而基于理论模型的硬件实现并不是很广泛,同时成品十分昂贵,所以利用FPGA实现无线信道模拟器变得很有意义,节约了成本,而且也便于实现。FPGA是在PLD的基础上发展起来的高性能可编程逻辑器件,使用FPGA进行数字逻辑设计,开发过程的投资较少,研制和开发的时间较短,并且因为引脚的可分配性电路一般比较简单,修改和优化比较方便,并且在实际中易于使用。同时由于FPGA并行运算的特点,在大规模的数字运算中很有优势,延时很小。

  1 频率选择性衰落信道模型

  多径传播信道的信道脉冲响应模式是模拟一个离散的广义平稳非相关散射模型(WSSUS)。这样的频率选择性衰落信道应该满足两个假设条件:

  (1)在时间t(可能是几个码元长度)内,衰落的统计特性是平稳的;

  (2)电波到达角和传播时延是统计独立变量。

  时变频率选择性衰落信道的确定仿真模型如图1所示。

采用FPGA的无线信道模拟器设计  

1  2  下一页>  
声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号