侵权投诉
订阅
纠错
加入自媒体

基于单片机和FPGA设计的程控滤波器

2015-02-19 02:02
姚看江湖
关注

  3 主要功能电路设计

  3.1 放大模块

  放大模块的具体电路如图2所示。第一部分是一个分压网络,其中前4个电阻将输入信号衰减100倍,并与信号源内阻共同构成51Ω阻抗,后面的51Ω为匹配电阻。第二部分采用OPA690将小信号放大2倍,同时起到阻抗变换和隔离的作用。由于AD603输入阻抗为100Ω,所以在后面串接一个100 Ω的电阻进行匹配。第三部分即为AD603可变增益放大,它的增益随着控制电压的增大以dB为单位线性增长。1脚的参考电压通过单片机进行运算并控制DAC芯片输出电压来得到,从而实现精确的数控。增益G(dB)=40VG+G0,其中VG为差分输入电压,范围-500~500mV;G0是增益起点,接不同反馈网络时也不同。在5、7脚间接一个5kΩ的电位器,从而改变。

基于单片机和FPGA设计的程控滤波器

  3.2 高通滤波模块

  LTC1068是低噪声高精度通用滤波器,当其用于高通滤波时,截止频率范围1 Hz~50 kHz,并且直至截止频率的200倍都无混叠现象。由于LTC1068的4个通道都是低噪声、高精度、高性能的2阶滤波器,因此每个通道只要外接若干电阻就可以实现低通、高通、带通和带阻滤波器的功能。具体电路如图3所示。其中B端口Q值0.57,A端口Q值约为1。在电路的调试中发现,A口的Q值需比B口Q值大,否则信号在截止频率处幅值会有上翘。

基于单片机和FPGA设计的程控滤波器

  LTC1068的时钟频率与通带之比为200:1,由于LTC1068内部对时钟信号CLK二倍频,所以当截止频率最小为1 kHz时,内部时钟频率其实为400kHz,故在LTC1068后面再加一个截止频率为450kHz的低通滤波器以滤除分频带来的噪声及高次谐波。

  3.3 低通滤波模块

  用MAX297实现低通滤波器。开关电容滤波器MAX297可以设置为8阶低通椭圆滤波器,阻带衰减为-80dB,时钟频率与通带频率之比为50:1。通过改变CLK的频率,即可满足滤波器-3 dB截止频率在1~20kHz范围内可调,步进1 kHz的要求。

  在使用MAX297时要注意的是,当信号频率和采样辨率同频,开关电容组在电容上各次采到相同的幅度为信号幅值的信号,相当于输入信号为直流的情况,使滤波器输出一个直流电平。同理,当信号频率为采样频率的整数倍时,也会出现相同的现象。为此,在其前面,要增加模拟低通滤波器,把采样频率及其以上的高频信号有效地排除。故又用一级MAX297,截止频率设置为50kHz。其中时钟频率设置为2.5 MHz。在其后面,也要增加低通滤波器,其截止频率为150 kHz,以滤去信号的高频分量,使波形更加平滑。具体电路如图4所示。

基于单片机和FPGA设计的程控滤波器

  3.4 四阶椭圆低通模块

  系统要求制作一个四阶椭圆型低通滤波器,带内起伏≤1 dB,-3 dB通带为50 kHz,采用无源LC椭圆低通滤波器来实现。用Filter Sol ution模拟仿真滤波器,随后在Multisim中再模拟仿真并调整电容、电感的参数使其为标称值。此外,在椭圆滤波器前后接射级跟随器避免前后级影岣。具体电路如图5所示。

基于单片机和FPGA设计的程控滤波器

  4 系统软件设计

  系统软件设计由单片机和FPGA组成,用户可以通过界面的显示选择高通、低通和椭圆滤波器,可以设置截止频率,同时可以显示幅频曲线。其中单片机主要完成用户的输入输出处理和系统控制,FPGA主要完成的功能有:控制AD9851产生扫频信号、控制滤波器截止频率的时钟信号的产生以及控制两块D/A以显示幅频特性曲线。程序流程图如图6所示。

基于单片机和FPGA设计的程控滤波器

<上一页  1  2  3  下一页>  
声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号