侵权投诉
订阅
纠错
加入自媒体

技术派分析:台积电16nm工艺为什么好过三星14nm?

2015-10-20 10:10
龙凰
关注

  刚才讲到Gate越窄,也就是纳米数越低,功耗和性能的收益都很明显。但是世界上所有事情都有两面,有收益就会有代价。左图中红色Gate越窄,则Gate接触下面的面积就越小,前面说了,绿色SD两极的通断是靠Gate通电压控制的,但是面积越小这个Gate的控制力越弱,这就会导致出现两极之间的漏电越来越大,这个问题在20nm达到了一个很大的值,对功耗影响很大。所以早在10年前,就有人提出了新结构(右图),3D晶体管,由于这个结构看上去像张开的鱼鳍,所以被叫做FinFET技术。FinFET技术最主要的好处是红色的Gate变成三面环绕绿色SD两极之间的通道了,这样Gate就又重新具备了对这个通道的强力控制力,原先通过减小Gate宽度的方法就可以继续了。所以,三星和台积电也都是在其14/16nm的这一代工艺开始用上FinFET技术。有人可能会有疑问,十年前就提出为什么现在才用,其实概念到实施不是那么容易的,大家脑补一下这个结构是在20nm的范围里做的,导致工艺要多出十几二十层来,这不仅是难度,也是成本,所以两家都在这个相似的时间应用到新产品中也侧面说明三星14nm和台积电16nm是同代工艺。

  台积电16FF+相比三星14LPE更优的真正原因

  上面说了这么多,我无非是想帮大家先搞清楚两个基本概念:

  1、 别看14nm数字小,三星14nm和台积电16nm是同代工艺;

  2、 同代工艺不同实现是会带来性能功耗特性的明显差异。

  既然大家知道了同代工艺不同实现会带来差异,那我们看看三星14LPE和台积电16FF+在实现上到底有哪些不同,从而带来我们看到的差异。

  为讲清楚这件事,请容我简单回顾一下历史。台积电作为芯片代工领域的老大很多年了,不是为别的,主要还是凭其技术能力有领先性,而三星作为后来者也一直在进步,两家的几个主要工艺推出的时间如下表:

  从上表我们可以看到,三星在14nm之前,每一代一直是落后台积电1年左右时间的,而之后它跳过了20nm这一代,直接推出14nm的产品,跳到了台积电前头。关于这个事情有很多的传说,有兴趣的可以自行度娘一下“台积电 梁孟松”就好。但是我们也都知道,这种大跃进式的发展一定有其弊端,那么三星这次的14nm大跃进也自然会遇到了大问题,这个大问题就是良率。

  良率(良品率)是半导体领域的一个关键数据,因为就像从一块大的圆镜子上要切割出完好的小方块镜子一样,切出的小方块镜子完好的越多,则良率越高。影响良率的因素非常多,毕竟一个晶体管就十几二十纳米大,每个芯片都有几十亿个晶体管,随便一点材料污染或者工艺波动都会造成报废。而买一个大圆镜子的成本是固定的,良率越高分摊到每个小镜子的成本就越低。每个工艺开始的阶段,良率都不高,更何况三星跳过20nm这一代,少了很多经验积累,所以良率低得不能看。再加上前面说了,FinFET技术需要多出十几二十层mask,每一层都是要算钱的,所以这两个因素一叠加,那么芯片的成本就会贵的离谱。有多离谱?我只能说比史上最贵的手机SOC-高通810还贵得多。所以你要是三星会怎么办,那当然是想尽办法降成本呗,要不卖不出去啊。所以在工艺的具体实现上,台积电由于对良率有更好的把握,所以可以选择在成本上更宽松的方法,比如增加mask层数,来保证更好的性能和功耗,而三星只能用保成本的方法但是牺牲了功耗。

  也许有人会问,既然这样,那苹果、高通都傻啊,为啥要用它的呢。要知道这些数据只有真正出来时才可以证实,早期选工艺的时候只有厂家提供的数据做参考,完全可以想象三星但是拿着多么漂亮的一套PPT去忽悠,时间早东西好,确实诱人啊。不过苹果确实不傻,估计也是将信将疑,所以在台积电又开了一摊,现在还是有退路的,而高通同学的820估计就又坑了。

  好了,讲完了,我想大部分有些工科背景的同学一定能看懂,实在看不懂能看懂结论就行。

<上一页  1  2  
声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号