侵权投诉
当前位置:

OFweek电子工程网

封装/测试

正文

先进封装工艺WLCSP与SiP的蝴蝶效应

导读: 关于先进封装工艺的话题从未间断,随着移动电子产品趋向轻巧、多功能、低功耗发展,高阶封装技术也开始朝着两大板块演进,一个是以晶圆级芯片封装WLCSP(Fan-In WLP、Fan-out WLP等)为首;另一板块是系统级芯片封装(SiP)。

  关于先进封装工艺的话题从未间断,随着移动电子产品趋向轻巧、多功能、低功耗发展,高阶封装技术也开始朝着两大板块演进,一个是以晶圆级芯片封装WLCSP(Fan-In WLP、Fan-out WLP等)为首,功能指向在更小的封装面积下容纳更多的引脚数;另一板块是系统级芯片封装(SiP),功能指向封装整合多种功能芯片于一体,压缩模块体积,提升芯片系统整体功能性和灵活性。

  图1:主要封装形式演进

  Source:拓璞产业研究所整理,2016.9

  WLCSP:晶圆级芯片封装(Wafer Level Chip Scale Package)也叫WLP。与传统封装工艺相反,WLP是先封装完后再切割,因此切完后芯片的尺寸几乎等于原来晶粒的大小,相比传统封装工艺,单颗芯片封装尺寸得到了有效控制。

  如何在更小的尺寸芯片上容纳更多的引脚数目?WLP技术利用重分布层(RDL)可以直接将芯片与PCB做连接,这样就省去了传统封装DA(Die attach)段的工艺,不仅省去了DA工艺的成本,还降低了整颗封装颗粒的尺寸与厚度,同时也绕过DA工艺对良率造成的诸多影响。

  起初,Fan-In WLP单位面积的引脚数相对于传统封装(如FC BGA)有所提升,但植球作业也仅限于芯片尺寸范围内,当芯片面积缩小的同时,芯片可容纳的引脚数反而减少,在这个问题的节点上,Fan-out WLP诞生,实现在芯片范围外充分利用RDL做连接,以此获取更多的引脚数。

  图2:从传统封装至倒装封装及晶圆级封装结构变化示意图

  Source:拓璞产业研究所整理,2016.9

1  2  3  下一页>  
声明: 本文由入驻OFweek公众平台的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

我来说两句

(共0条评论,0人参与)

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号