说一说FPGA设计中不建议使用的电路
导读： 不建议使用组合逻辑时钟或门控时钟。组合逻辑和门控时钟很容易产生毛刺，用组合逻辑的输出作为时钟很容易使系统产生误动作。
1、不建议使用组合逻辑时钟或门控时钟。组合逻辑和门控时钟很容易产生毛刺，用组合逻辑的输出作为时钟很容易使系统产生误动作。
2、 不建议使用行波时钟。行波记数器虽然原理简单，设计方便，但级连时钟（行波时钟）最容易造成时钟偏差（△T），级数多了，很可能会影响其控制的触发器的建立/保持时间，使设计难度加大。转换的方法是采用同步记数器，同步计数器用原理图描述可能较难，但用HDL语言很简单就可以描述一个4位计数器。
3、尽量避免采用多个时钟，多使用触发器的使能端来解决。在可编程逻辑器件设计时，由于时钟建立应尽量避免采用多时钟网络，或者采用适当的措施减少时钟的个数，使用频率低的时钟尽量简化消除。
4、触发器的置/复位端尽量避免出现毛刺，及自我复位电路等，最好只用一个全局复位信号。
5、电路中尽量避免“死循环”电路，如RS触发器等。
6、禁止时钟在不同可编程器件中级连，尽量降低时钟到各个器件时钟偏差值。
- 模拟电路设计系列讲座八：谐振电路基础分析 2019-02-11
- 神器，他竟然不用电路板做了一块智能手表 2019-02-01
- 等效电路里面的电感作用如何理解？ 2019-01-29
- 2018年中国的集成电路产业发展状况如何？ 2019-01-28
- 模拟电路设计系列讲座五：二阶系统响应之极点与品质因素 2019-01-21
声明：
本文由入驻维科号的作者撰写，观点仅代表作者本人，不代表OFweek立场。如有侵权或其他问题，请联系举报。
图片新闻
最新活动更多 >>
- 2月28日 OFweek选址企业深圳科技园区行 立即报名>>
- 3月7日 【在线研讨会】优化性能与成本的石英玻璃选型方案 立即登记 >>
- 即日-3.31 精选NI半导体技术白皮书限时免费下载 立即下载>>
- 4月24日 OFweek2019（第三届）中国高科技产业园区大会 立即登记 >>
- 4月23日 OFweek 2019中国医疗物联网大会 立即抢票>>
- 精彩回顾 富士通：高性能存储器FRAM电子领域应用 立即查看>>
- 电子工程
- 猎头职位
- 视觉工程师广东省/深圳市
- 技术研发总监广东省/深圳市
- 高级电气工程师广东省/深圳市
- 封装工程师北京市/海淀区
- 产品总监（金融行业）广东省/深圳市
- 事业部总监（金融行业）广东省/深圳市
- 光模块结构工程师（无锡）江苏省/无锡市
- 光模块光学工程师 （无锡）江苏省/无锡市
- 光器件物理工程师北京市/海淀区
- 销售总监（光器件）北京市/海淀区
我来说两句
请输入评论内容...
请输入评论/评论长度6~500个字
暂无评论
暂无评论