侵权投诉
订阅
纠错
加入自媒体

钟摆式升级变三年一循环 Intel陷入架构、制程双重危机?

2017-01-17 01:15
老猫
关注

2009年至今,ARM处理器制程从45nm跃进至10nm,加之架构迅速迭代,性能提升了100倍——iPad Pro自诩超越80%的便携PC,Mali-G71扬言媲美中端笔记本独显。

那么Intel似乎有些不妙

对于PC而言,这就很尴尬了,尤其是IC设计、晶圆制造两头包办的巨人——Intel。虽说Wintel式微,但微软、高通急不可耐地联姻Win10和骁龙835,这叫Intel老脸往哪搁。

不过这个大黑锅,好像牙膏厂要自己背。原来“工艺年-架构年”的钟摆式升级,变成了“Tick-Tock-优化”三年一循环。那么Intel是不是处于架构、制程的双重危机呢?

第一个问题,在处理器性能上,ARM架构击败x86架构了吗?答案是并没有,毕竟两者的功耗和散热设计远不能相提并论,且前者运行Win10还需要模拟器,存在效率转换问题。

第二个问题,在芯片制程工艺上,ARM阵营在超越Intel了吗?三星和台积电将在2017年初商用量产10纳米工艺节点,Intel商用则要落后一步至2017年底 。看似不妙,不是吗?

如出一辙的FinFET工艺

在传统的平面MOSFET结构中,硅基底(Sub)顶部与氧化层(Field Ox.)齐平,相接于栅极(Gate)的底面。电流方向从Source流向Drain,由栅极控制电路接通与断开。所以一般用栅极(Lg)衡量芯片制程工艺,这一特征尺寸当然是越小越好。

注意特征尺寸只代表最小的工艺水平,也叫做最小线宽,只用在最关键的部位上。当栅极长度逼近20纳米大关时,对电流控制能力急剧下降,漏电率相应提高。

这时候需要用到FinFET技术(鳍式场效应晶体管),将电路通道升高为鲨鱼鳍形状,三面与栅极接触,降低漏电和动态功率损耗,改善功耗和发热。

三星、台积电采用10纳米FinFET工艺节点,Intel则称作三栅极(Tri-Gate)3D晶体管设计,本质技术没有什么差异。不过Intel实践得早一些,22纳米就用上了FinFET。

1  2  下一页>  
声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号