侵权投诉
订阅
纠错
加入自媒体

7nm之后 半导体行业的荣光将由谁守护?

2017-07-25 10:08
空白小盒子
关注

但芯片制造商表示任何未来的解决方案现在都需要得到更全面的考量。随着新兴市场开始得势,整个半导体行业可能需要一次重置,从初始概念和芯片架构一直到光刻、制造工具、材料以及生产前后的检验与验证。好在为最先进节点开发的技术也可用于更老的节点,这有助于降低实现好产量的成本和时间。

另一种选择是将不同节点开发的不同计算元素放到一起来开发芯片。英特尔和三星正在领导半导体行业向最先进的节点冲锋,但它们也在为 fan-out 封装开发过渡技术,有望包括那些在不同工艺节点开发的技术。所有主要的代工厂和封装厂也都在这个方向上努力,因为其可以让最先进的节点用于更一般的逻辑结构,从而可与在更老节点开发的其它组件集成起来。

“我们正看到 CoWoS(chip on wafer on substrate)被用于云服务器,在这里你需要更多芯片、更多内存和一个用于高性能和高带宽但成本不会太高的 silicon interposer。”台积电的一位总监 Tom Quan 说,“而 InFO(Integrated Fan-Out)足以满足移动和物联网市场的需求。你可以创造更多衍生,并将它们并排或重叠放置,而且你可以在模塑料中增加几个重新分配层(redistribution layers)。”

即使在这里,也有新材料在开发中。

“在抗蚀剂和导电胶方面,有大量研究项目。导电胶是使用预封装来替代铅。” Merck 的 Ernst 说,“其中一些方法要使用非常厚的抗蚀剂来产生铜柱,可厚达 200 微米。DSA 也进展良好。即使目前还没有实现商业化,但研究一直在持续。但现在已经没有根本性问题了。与此同时,对于已有的节点,我们需要非常纯净的材料。你可以缩小结构的尺寸,但不能缩小光刻的,而那需要在前端和后端的新材料。”

结论

过去几十年来,肯定是自 45nm 节点以来,半导体行业制造方面的大多数公司都执着于将 EUV 推向市场。现在,它开始实际生产了,大家都在欣慰地感叹我们发明的一种最为复杂的技术终于开始工作了。尽管这无疑将有助于扩展到未来的节点,但市场正在往许多方向发力,而不只是缩减到更小的特征尺寸。

对于一些企业来说,缩减尺寸的关键总是与成本相关。对于另一些企业,则是重在功率和性能。然而在最先进的节点上,这三个因素的实现都在变得更加困难,且替代方法也越来越受欢迎。这并不意味着尺寸缩减陷入了困境。但这却实实在在意味着这个方法并不是对每个人都有用,而且它可能并不是唯一的方法的,即使是在那些使用了最小特征尺寸的设备中也是如此。摩尔定律现在还好好活着,但它已经不再是唯一的发展道路了。取决于市场和市场份额的不同,它可能也不再是最好的方法了。

<上一页  1  2  3  
声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号