嵌入式LUT

过去几年，还有一种器件类型取得了一定进步，即嵌入式FPGA，它将可编程性集成到ASIC中，同时将ASIC的性能和功耗优势添加到FPGA中。

FlexLogix公司首席执行官GeoffTate表示：“在FPGASoC中，处理单元的芯片面积相对较小，在方框图中看起来，比例有大有小，但是在实际的光刻图中，仍然主要是FPGA。不过，有一类应用和客户，FPGA逻辑单元和SoC其余部分的正确比例应该是FPGA更小，使得它们既具有RTL可编程性，同时芯片尺寸更具成本效益。”

这种方法在航空航天、无线基站、电信、网络、汽车和视觉处理等领域，特别是在人工智能应用上获得了相当的关注。“算法变化非常快，以至于芯片从晶圆厂流片回来时就几乎已经过时了，”Tate说。“有了嵌入式FPGA，可以让设计人员更快地迭代他们的算法。”

在汽车从司机驾车模式向自主驾驶汽车的演变中，这种意义尤其明显。Achronix系统工程副总裁RaymondNijssen表示，虽然失效和老化问题引起了很多关注，但主要的挑战在于保持“优雅的降级”。“随着时间的推移，性能和质量会发生变化，标准也会发生变化。比如一个相对较新的需求是汽车需要识别小孩过马路，没有人知道这些法规会如何改变，或者你如何进行测试，如何测试那些尚未知晓的标准。”

Nijssen说，在这种情况下，可编程性对于避免重新制作整个芯片或模块变得至关重要。

调试你的设计

和所有SoC一样，理解怎么调试这些系统，如何构建测量手段，可以帮助人们在出现大麻烦之前找出问题。

“随着系统FPGA变得越来越像SoC，他们需要一套类似于SoC的开发和调试方法，”UltraSoC首席执行官RupertBaines说。“有一种天真的想法认为，你可以在FPGA中看到任何东西，所以很容易调试。波形查看器可以查看到bit级别，但是并不能提供任何系统级别的信息。现在新的大型FPGA显然是系统级的。在系统级别上，你通过位探测器获得的波形级视图没有太大作用，你需要的是逻辑分析仪、协议分析仪，以及处理器内核本身的良好调试和跟踪功能。”

FPGA的大小和复杂性要求其验证过程类似于ASIC。先进的基于UVM的测试平台支持模拟，通常也支持仿真。从自动设计检查到基于断言的验证，以及一系列强大的求解器，形式工具在这里起着关键的作用。尽管FPGA确实可以比ASIC更快更便宜地修改，但在大型SoC中检测和诊断bug的难度意味着必须在进入bring－up阶段之前进行彻底的验证，OneSpin的Khan说。

事实上，在RTL输入和综合后网表之间进行等效性检查方面，对FPGASoC的验证要求可能比ASIC更高。与传统的ASIC逻辑综合流程相比，FPGA的精细化、综合和优化阶段通常需要对设计进行更多的修改。这些更改可能包括跨越周期边界移动逻辑，以及在内存结构中实现寄存器。Khan补充道，彻底的顺序等价检查对于确保最终的FPGA设计仍然符合RTL中最初的设计者意图至关重要。

在工具方面还有优化性能的空间。““很多嵌入式视觉应用程序都是在Zynq上编写的，性能可能是每秒5帧。但如果你在硬件上加速它，可能会提高到每秒25到30帧，这种改进空间为新型器件铺平了道路。问题在于，这些器件的模拟和验证并不简单。您需要整合软件和硬件，这很困难。如果你把所有运算都放在SoC中运行，那就太慢了。每次模拟可能需要五到七个小时，如果你把多个模拟合并起来，就可以节省时间，”Aldec的deLuna说。

简而言之，复杂ASIC中使用的同类方法现在正用于复杂的FPGA。随着这些器件被用于功能安全类型的应用，这变得越来越重要。

“这就是形式分析的用武之地，通过形式分析，可以得出错误的传播路径，然后验证这些路径，”Cadence市场营销总监AdamSherer说。“这些东西非常适合进行形式分析。传统的FPGA验证方法几乎不可能进行这些类型的验证。有一种非常流行的观点认为，FPGA设计非常快，而且能够容易地以系统速度运行硬件测试，并且只需进行简单的仿真即可进行完整性检查。把编程烧录到器件中，在实验室中实际运行，这是一条相对较快的验证路径，但实验室中的可观察性和可控性极其有限，因为它只能根据FPGA引脚的数据进行探测，以便您可以在测试仪上看到它们。”

BrekerVerificationSystems首席营销官DaveKelf对此表示赞同。“这使得这些器件得到验证的方式发生了有趣的转变。过去，在小型器件上，通过将设计加载到FPGA中并在测试卡上实时运行，尽可能多地运行来验证它。随着SoC和软件驱动设计的出现，可以预期这种“自行设计原型”的验证方式可能适用于软件驱动技术，并且可能适用于该过程的某些阶段。但是，在原型上识别问题并对其进行调试非常复杂，这个早期验证阶段需要模拟，因此SoC型FPGA看起来越来越像ASIC。SoC和FPGA之间的通用性使得验证过程更高效，调试和测试平台也会通用。PortableStimulus（便携式激励）等新进展将提供这种通用性，实际上将使得SoCFPGA更易于管理。”

结论

展望未来，Sherer表示，用户正在寻求将现在用在ASIC领域里的更严格的流程应用到FPGA流程中。

“有很多学习和分析应用希望FPGA中有更多系统级调试技术，”他说。“FPGA社区一向落后于最新的技术，倾向于使用非常传统的方法，因此他们需要培训和了解最新的技术和方法、规划、管理和需求的可追溯性。FPGA绝对需要那些来自SoC流程的元素，其驱动力来自终端应用中的那些行业标准，而不是FPGA自身。传统的FPGA工程师需要重新接受再教育。”

在需要灵活性的应用、不断将可编程逻辑和硬线逻辑结合在一起的系统架构以及适用于两者的工具的推动下，ASIC和FPGA之间的界限正在变得日益模糊。这种趋势短期内不会发生扭转，因为需要这些组合的许多新应用领域目前仍处于起步阶段。