侵权投诉
当前位置:

OFweek电子工程网

嵌入式设计

正文

力挺摩尔定律:英特尔开发出3D堆叠技术

导读: 近年来,“摩尔定律”被其他厂商唱衰,本该是芯片“鼻祖”的英特尔也在技术上渐渐落后于竞争对手。在此次的架构日,英特尔展示了他们的众多下一代技术和已经做出的创新,其中就包括业界首个3D堆叠逻辑芯片。

半个世纪前,英特尔创始人之一戈登·摩尔提出“摩尔定律”(Moore's Law),从这以后,芯片厂商们多遵从这一定律生产芯片。而近年来,“摩尔定律”被其他厂商唱衰,本该是芯片“鼻祖”的英特尔也在技术上渐渐落后于竞争对手。在此次的架构日,英特尔展示了他们的众多下一代技术和已经做出的创新,其中就包括业界首个3D堆叠逻辑芯片。

据媒体报道,12月11日,英特尔召开架构沟通会。会上,英特尔向参会者介绍了其基于10nm的PC、数据中心和网络系统,并分享了其在处理器、架构、存储、互连、安全和软件等六个工程领域的技术战略。其中,热度最高的莫过于新开发的首个3D封装架构“Foveros”,它可以说是英特尔面对其他从业者质疑“摩尔定律”的最好回应。

力挺摩尔定律,英特尔开发出3D堆叠技术

近年来多次出现“摩尔芯片唱衰论”。用很小的体积做到高性能,是现在芯片技术的主要方向,但是又要小,又要做到性能高,厂商们若再运用“摩尔定律”制造芯片,无疑难度很大。如今制作芯片的困难主要来自于材料上,当芯片制程达到10nm时,栅氧化层的厚度变薄,会产生诸多量子效应,晶体管很容易漏电。当其他厂商接连研制出10nm、7nm制程的芯片时,一直使用“摩尔定律”的英特尔反而把本该在今年7月份就宣布发布的10nm制程工艺推迟到了明年年末。

而此次推出的Foveros技术则是对“摩尔定律”的延续。英特尔表示,Foveros可以做到将计算电路堆叠,并快速地将它们连接到一起,从而将更多的计算电路组装到单个芯片上,实现高性能、高密度和低功耗。

2019年下半年,英特尔将开始使用Foveros推出一系列产品,其首款产品将结合高性能10nm计算堆叠小芯片和低功耗22FFL基础芯片。

英特尔芯片架构主管拉贾·科杜里(Raja Kosuri)表示,他们在这20年里,一直研究这项技术。堆叠以前曾在内存芯片中使用,但英特尔是第一家将该技术应用到所谓的“逻辑”芯片中的公司。

“落后”的英特尔,这次要走在前面了。

声明: 本文系OFweek根据授权转载自其它媒体或授权刊载,目的在于信息传递,并不代表本站赞同其观点和对其真实性负责,如有新闻稿件和图片作品的内容、版权以及其它问题的,请联系我们。

我来说两句

(共0条评论,0人参与)

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号