侵权投诉
订阅
纠错
加入自媒体

采用28nm FD-SOI技术的汽车级微控制器嵌入式PCM宏单元

2019-06-19 14:59
意法半导体
关注

汽车微控制器正在挑战嵌入式非易失性存储器(e-NVM)的极限,主要体现在存储单元面积、访问时间和耐热性能三个方面。在许多细分市场(例如:网关、车身控制器和电池管理单元)上,随着应用复杂程度提高,存储单元面积成为决定性挑战;在汽车动力总成(发动机和变速箱) 控制器和安全应用(制动系统)领域,符合最高165°C的工作温度范围至关重要。最后,优化的访问时间能够保证系统的整体能效。

FEOL(前工序) e-NVM [1]解决方案能够在稳健可靠的高良率芯片上实现非常短的随机访问时间(Ta),但是复杂的数据管理是这项技术的最大短板。该解决方案需要扇区擦除和重写过程,数据重新分配和新的代码执行操作也就不可避免。研究人员又提出了几个BEOL (后工序) e-NVM解决方案,主要优点包括不需要数据擦除操作,支持逐位修改数据,数据重新分配不再是必须的。在BEOL框架中,RRAM解决方案[2]的读取电流窗口和存储单元面积两项参数更有竞争力,但是工作温度范围较窄。MRAM存储器[3]的Ta性能非常有竞争力,但是存储单元面积较大,工作温度范围较窄。

本文提出一个采用28nm FD-SOI CMOS技术的嵌入式相变存储器 (PCM),这个BEOL e-NVM解决方案在存储单元面积、访问时间和温度范围三者之间达到了我们所知的最佳平衡点。本文介绍一个集成6MB PCM的汽车0级微控制器芯片,这是一个稳健可靠的嵌入式存储器解决方案,能够满足所有的汽车工业标准的严格要求。该PCM [4]采用的GexSbyTez材料经过优化,符合汽车工业技术标准的要求(150°C工作温度,10年数据保留期限)。因为与集成存储元件相关的工序很少,28nm被认为是在FD-SOI CMOS技术平台上充分发挥PCM优势的最佳节点[5]。支持汽车环境所需的5V接口需要增加额外的工序。FD-SOI技术让解决方案具有抑制静态泄漏电流的功能。FD-SOI器件的体偏置电压范围更广,可以将晶体管的VT阈值电压调到300mV左右,从而显著降低存储阵列内未选位的漏电流。

为了确保嵌入式存储器从闪存变成PCM过程中微控制器应用级兼容性,按照命令用途配置相变存储器结构,镜像出与闪存相同的逻辑架构,包括一个等效的闪存擦除操作(即使PCM架构不需要),如图1所示。这个6 MB的嵌入式代码存储器分为三个2 MB的读写同步(RWW)分区。从芯片上还看到一个有2个RWW分区的256kB的嵌入式非易失性数据存储器。两个存储阵列共用TILE结构。

采用28nm FD-SOI技术的汽车级微控制器嵌入式PCM宏单元

图1 :闪存到PCM逻辑架构。PCM IP(本文)的设计目的是模拟现有(商品中)e-NVM闪存解决方案功能,并提供软件兼容性。

因为可以使用标准CMOS晶体管和低电压,PCM使能架构取得了很短的访问时间Ta。微安级别的PCM存储单元读取信号功耗,结合高速行解码器、快速读出放大器和阵列列泄漏电流抑制电路,可以将访问时间Ta降到10ns以内。选择器栅极可采用不同的驱动方式(由word line字线驱动器驱动),具体方式取决于在PCM单元上执行的操作(读取或写入)。在读出时,word line字线选择必须快速(纳秒级),只有用薄氧化物晶体管才能实现这个速度:选择器驱动电压低至0.85V,这还能让布局变得更紧凑。相状态变换需要相对较高的电压,所以需要在写入路径中用厚氧化物MOS管,从而使行解码器面积得到优化。

由于FD-SOI CMOS技术扩大了正向体偏压范围,因此可以在高温环境中有效地管理阵列泄漏电流。通过更大的VT变化范围,负电压动态管理功能使选择器实现了驱动能力与能效的平衡,将位线(bitline)泄漏电流降至最低,且不影响读取电流,同时还平衡了读写性能。稳压器反馈回路的温度范围有多个非线性子范围,以便在更高温度下实现更好的控制效果(图2)。

采用28nm FD-SOI技术的汽车级微控制器嵌入式PCM宏单元

图2:与FDSOI选择器阵列配对的读写行解码器; 以体偏压是温度范围的函数的方式管理列泄漏电流控制策略

本解决方案还充分利用了PCM的低压读出功能,功耗明显低于传统闪存解决方案。在闪存方案中,行列读操作都需要4-5V的电压,然而在某些应用没有这个电压,因此还需要额外增加一个电荷泵,致使读功耗增加3-6倍。PCM可以使用常规电压偏置方法实现读取操作,而无需连接额外的电荷泵。

采用28nm FD-SOI技术的汽车级微控制器嵌入式PCM宏单元

图3:差分读取放大器; PCM访问时序图,2个等待状态(WS)

图3所示是读出放大器(SA)。位线读取电压由NMOS共源共栅晶体管控制:存储单元读电流和基准电流流过共源共栅,最后注入比较网(refcp1和refcp2)。共源共栅结构支持比较网快速放电。在预充电阶段结束后,释放这些比较网,网络动态电压演变被转换为内部锁存器的数字输出,用于偏置两个PMOS,以产生电源电压vdif1和vdif2。vdif1和vdif2的压摆率差用于正确地触发锁存结构,读取时序图如图4所示。

采用28nm FD-SOI技术的汽车级微控制器嵌入式PCM宏单元

图4. 差分读出放大器区分PCM阵列内容的读操作时序图

图7是一个完整的微控制器芯片的显微照片:包括ADC、振荡器、PLL、稳压器和SRAM。PCM单元面积为40F。

采用28nm FD-SOI技术的汽车级微控制器嵌入式PCM宏单元

图7.内嵌28nm FD-SOI的PCM非易失性存储器的汽车0级微控制器芯片的显微照片。

我们在该芯片的多个样片上测量了读取时间性能。系统设置是2个等待状态对应3个时钟周期,其中两个时钟周期分配给阵列读取操作,一个周期分配给数字处理运算,包括ECC。我们使用shmoo技术在不同的温度和电压下测量系统性能(见图5),在227MHz主频运行时, Ta为8.8ns。我们验证了在0.85V至1.05V电压范围内、-40°C至165°C温度范围内的读取能力。

1  2  下一页>  
声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号