侵权投诉
订阅
纠错
加入自媒体

通过辐射发射测试:如何避免采用复杂的EMI抑制技术以实现紧凑、高性价比的隔离设计

James Scanlon  ADI公司

出于各种原因,电子系统需要实施隔离。它的作用是保护人员和设备不受高电压的影响,或者仅仅是消除PCB上不需要的接地回路。在各种各样的应用中,包括工厂和工业自动化、医疗设备、通信和消费类产品,它都是一个基本设计元素。

虽然隔离至关重要,但它的设计也极其复杂。控制功率和数据信号通过隔离栅时,会产生电磁干扰(EMI)。这些辐射发射(RE)会对其他电子系统和网络的性能产生负面影响。

对于带隔离的电路设计,一个重要的步骤是跨隔离栅传输功率,并缓解产生的RE。虽然传统方法可能行之有效,但它们往往需要权衡取舍。其中可能包括使用分立式电路和变压器来传输功率。这种方法笨重耗时,会占用宝贵的PCB空间,无一不会增加成本。更经济高效的解决方案是将变压器和所需的电路集成到更小外形中,如芯片封装

虽然这样可以节省电路板空间,降低设计的复杂性和成本,但也使得变压器体积变小,具备的绕组更少,需要更高的开关频率(高达200 MHz)才能高效地将所需的功率传输到次级端。在更高频率下,寄生共模(CM)电流可能通过变压器的绕组以容性方式从初级端耦合至次级端。因隔离栅的性质所限,没有物理路径可以让这些CM电流返回初级端。隔离栅形成一个偶极,将能量以CM电流的形式辐射,并让其返回到初级端。这就引发了另一个重要考虑因素:合规性。

电磁兼容性(EMC)要求

产品上市前,必须符合EMC规定。将变压器和所需的电路集成到更小的封装中会产生EMI,因此需要采用复杂且成本高昂的RE抑制技术,以满足电磁兼容性(EMC)法规的要求。

EMC是指电子系统在其目标环境中正常工作而不干扰其他系统的能力。全球不同地区都有EMC法规,用于确保所有产品在有其他产品存在的情况下都能正常工作。辐射发射量必须低于目标使用环境和应用场合所对应的规定水平。因此,EMC测试和认证已成为产品上市过程的一个重要组成部分。在欧盟销售的产品需要具有CE标志,而在美国销售的产品则需要获得FCC分类认证。为取得这些认证,需要对系统执行一套EMC测试。在工业、医疗、通信和消费环境中,辐射发射通常必须符合CISPR 11/EN 55011、CISPR 22/EN 55022或FCC Part 15标准。

通过辐射发射测试:如何避免采用复杂的EMI抑制技术以实现紧凑、高性价比的隔离设计

图1.发射量增高的示例。

CISPR 11/EN 55011

此标准适用于为工业、科学和医疗(ISM)目的而设计的产生射频能量的设备。在标准范围内,设备可能分为两组。第2组包含有意生成并在局部使用射频能量的所有ISM RF设备。第1组包含此标准范围内不属于第2组的所有设备。

CISPR 22/EN 55022

此标准适用于满足下述条件的信息技术设备(ITE):主要功能是将输入、存储、显示、检索、传输、处理、交换或控制数据和电信信息结合起来,可能配备一个或多个终端端口,通常用于传输信息。

在各个标准下,设备被进一步分类,每个类别需遵循一组单独的排放限制。

u         A类:用在工业应用和非住宅区的设备

u         B类:用在住宅环境中的设备

由于B类限制覆盖的是住宅(或轻工业)环境,而这种环境中的产品更有可能彼此非常接近(广播和电视接收器的10米范围内),因此更加严格(比A类低10 dB之多),以免引起干扰问题。

图2显示了与CISPR 11/EN 55011和CISPR 22/EN 55022相关的A类和B类限制线。在这个频率范围内,符合CISPR 22/EN 55022 B类标准意味着也符合CISPR 11/EN 55011 B类标准。

通过辐射发射测试:如何避免采用复杂的EMI抑制技术以实现紧凑、高性价比的隔离设计

图2.辐射发射标准—限制线。

在设计周期一开始就考虑EMC

据报道,50%的产品首次EMC测试都以失败告终。1这可能是因为缺乏相关知识,且未能在产品设计阶段的早期应用EMC设计技术。如果在功能设计完成之前一直忽略EMC问题,通常会带来耗费时间且代价高昂的挑战。此外,随着产品开发过程的不断深入,能够用来解决EMC问题的技术也越来越少,因为产品方面的更改必将导致计划超时和成本增加。

想要最大限度地缩短设计时间和降低项目成本,在项目开始时就进行EMC设计是至关重要的。组件的选择和放置也很重要。将已经符合行业标准的器件纳入选择和设计可以提高合规性。

EMI抑制技术:亟需更好的方法

与使用分立式变压器的传统方法相比,将变压器和电路集成到芯片级封装中可减少组件数量,进而大大节省PCB空间,但可能会引入更高的辐射发射。辐射发射抑制技术会使PCB的设计更加复杂,或需要额外组件,因此可能会抵消集成变压器所节省的成本和空间。

例如,在PCB级别抑制辐射发射的一种常见方法是为CM电流形成一个从次级端至初级端的低阻抗路径,从而降低RE水平。要实现这一点,可以在初级端和次级端之间使用旁路电容。该旁路电容可以是分立式电容,也可以是嵌入式夹层电容。

分立式电容是最简单的解决方案,可能是有引线或表面安装组件。它还具有适用于2层PCB的优点,但分立式电容价格昂贵且体积庞大,会占用宝贵的PCB空间,特别是在可能堆叠了多个组件的隔离栅旁。

另一个不是很理想的解决方案是使用嵌入式旁路电容,当PCB中的两个面重合时就会形成该电容(图3)。此类电容具有一些非常有用的特性,原因在于平行板电容的电感极低,因此在更大的频率范围内都有效。它可以提高发射性能,但因为需要自定义层厚来获得正确的电容,且PCB需要四层或更多层,所以设计复杂性和成本都会增高。此外,还必须通过隔离的方式,确保内部重叠层的间距满足相关隔离标准所规定的最低距离标准。

通过辐射发射测试:如何避免采用复杂的EMI抑制技术以实现紧凑、高性价比的隔离设计

图3.中心电源和接地层之间形成的内部PCB旁路电容。

旁路电容还允许交流泄漏及瞬变跨隔离栅从一个接地层耦合至另一个接地层。虽然旁路电容一般很小,但高压高速瞬变可通过此电容跨隔离栅注入大量电流。如果应用需承受恶劣的电磁瞬变,如静电放电、电快速瞬变和浪涌,也必须考虑到这一点。

无论是分立式还是嵌入式,使用旁路电容都不是理想的抑制技术。它虽然可以帮助减少辐射发射,却要以增加组件、采用复杂的PCB布局和提高瞬态敏感性为代价。理想的抑制技术不需要采用旁路电容,因此可以降低成本和PCB设计的复杂性。

免去使用复杂抑制技术的必要

理想情况下,集成的隔离电源组件应该包含降低芯片辐射发射的措施,无需在外部额外增加复杂的措施,即可确保通过系统级辐射发射测试。这样一来,只需将组件放置到2层板上,即可通过严格的辐射发射测试,而无需多次制作电路板。

低辐射发射隔离器

ADI公司的下一代isoPower?系列产品采用创新的设计技术,可以避免产生大量辐射发射,甚至在没有旁路电容的2层板上也不例外。ADuM5020和ADuM5028在以大幅裕量满足CISPR 22/EN 55022 B类限制的同时,可以分别跨隔离栅提供500 mW和330 mW功率。

通过辐射发射测试:如何避免采用复杂的EMI抑制技术以实现紧凑、高性价比的隔离设计

图4.ADuM5020和ADuM5028。

ADuM5020采用16引脚宽体SOIC封装,而对于ADuM5028,可以选择的最小封装是8引脚SOIC。ADuM5020/ADuM5028提供3 V和5 V两种电源选项,以及3 kV rms额定隔离。ADuM5020/ADuM5028提供5 kV rms,可以达到与ADuM5020/ADuM5028相同的功率和辐射发射水平。

1  2  下一页>  
声明: 本文由入驻维科号的作者撰写,观点仅代表作者本人,不代表OFweek立场。如有侵权或其他问题,请联系举报。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号