verilog
Verilog一般指Verilog HDL。Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都查看详情>是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。
-
Emacs的verilog-mode介绍
RTL顶层自动连线听说过吗？想学吗？我们今天就来介绍自动连线的神器——emacs verilog－mode。emacs是什么？江湖流传版：传说中神的编辑器。维基百科版：Emacs（Editor MAC
相关标签
换一批
最新活动更多 >
-
5月16日火热报名>>> OFweek锂电/半导体行业数字化转型在线研讨会
-
5月22日火热报名中 >> 瓦楞行业张力控制解决方案在线研讨会
-
5月22日立即报名>>> OFweek 2024新周期显示技术趋势研讨会
-
限时免费下载立即下载>> OFweek 2024锂电产业高质量发展蓝皮书
-
5月30日点击立即预约>> 【在线研讨会】福禄克示波器的基础知识及其校准
-
5月31日立即报名>> 【线下论坛】新唐科技2024未来创新峰会
