MyHDL，体验一下“用python设计电路”
2022-03-01 15:20
ExASIC
关注
写代码：
下面的myhdl代码写了一个模块top，里面有两个计数器：cnt1从0计到9，当cnt1＝9时，cnt2从0计到4。
从上面的代码可以看到其实与verilog非常接近，只是复位和时钟在python装饰器always和always＿seq里实现了。另一个特殊点是，给一个信号赋值需要用xxx．next，这样就描述了DFF的功能，赋的值下一个时钟生效。
转Verilog：
我们用下面的方法来把myhdl转成verilog：
直接上效果，不解释了，大家自己看：
写验证环境，仿真：
与Verilog的验证环境没有太大区别，实例化、编写时钟、复位等激励，设置dump波形，仿真时间等。
看波形：
运行后目录下产生testbench．vcd。用Verdi打开如下图：
原文标题 : MyHDL，体验一下“用python设计电路”
分享
声明：
本文由入驻维科号的作者撰写，观点仅代表作者本人，不代表OFweek立场。如有侵权或其他问题，请联系举报。
图片新闻
最新活动更多
-
4月16日预约观看>> 开发前服，优化项目投资价值 筑牢落地关键防线
-
4月17日立即报名 >> 【线下论坛】新唐科技×芯唐南京 2026 年度研讨会
-
4月22日立即报名>> 【在线会议】ADI六款仪器仪表方案助力产品快速上市
-
5月13日立即预约>>> 【线下会议】恩智浦创新技术峰会·深圳
-
5月14日立即下载>> 【白皮书】村田室内外定位解决方案
-
即日-5.20立即下载>> 【限时免费】物理场仿真助力生物医学领域技术创新
发表评论
登录
手机
验证码
手机/邮箱/用户名
密码
立即登录即可访问所有OFweek服务
还不是会员？免费注册
忘记密码其他方式
请输入评论内容...
请输入评论/评论长度6~500个字
暂无评论
暂无评论