高速设计：串联电阻对信号的影响
2021-02-06 22:12
一博科技
关注
作者:王锐
高速设计的三座大山(2)
串联电阻对信号的影响
上一期对电阻的应用做了简单介绍,文章最后提到了端接方式。常见的端接方式有:串联端接、并联端接、戴维宁端接、RC端接、二极管端接等。端接示意图如下:
串联端接
并联端接
戴维宁端接
RC端接
二极管端接
各种端接都有其优缺点,以后有机会,高速先生会一一对以上各种端接做全面的分析,今天我要说的是:串联电阻对信号的影响,也就是串联端接所用的电阻对信号的影响。
先看图
串联端接电阻的大小会影响信号的上升沿,当串联电阻变大时,信号的上升沿变缓(另外信号幅值的变化是因为反射的原因,这个在反射详解系列,有详细解释,当端接30ohm时,匹配最好,没有反射)。
把图放大,上升沿看的更明显。
为什么信号的上升沿会变缓了呢?我们来梳理一下,整条链路有发送端、串阻、传输线、接收端,变化量是串阻的阻值,现象是上升沿变缓。有什么原理即跟R有关,又会导致上升沿变缓呢,最先想到的肯定就是RC滤波器。一阶RC滤波器是典型低通滤波器。串联电阻与传输线的等效电容、接收器的输入电容组成了RC滤波器,限制了信号的带宽。其影响信号带宽的原因是:R与C组成RC充电电路,电容两端的电压变化V_C=V_S×(1-e^(-1/τ t) ),其中τ=RC,是时间常数,当时间常数越大时,电容两端的电压变化越慢,信号边沿越缓。
下面我们再来验证一下,固定串阻阻值不变,改变电容值,当电容阻值变大时,RC时间常数变大,上升沿同样变缓了。如下图:
以上就是串阻对信号影响的分析。
分享
声明：
本文由入驻维科号的作者撰写，观点仅代表作者本人，不代表OFweek立场。如有侵权或其他问题，请联系举报。
图片新闻
最新活动更多
-
即日-11.13立即报名>>> 【在线会议】多物理场仿真助跑新能源汽车
-
11月28日立即报名>>> 2024工程师系列—工业电子技术在线会议
-
11月29日立即预约>> 【上海线下】设计，易如反掌—Creo 11发布巡展
-
11月30日立即试用>> 【有奖试用】爱德克IDEC-九大王牌安全产品
-
12月19日立即报名>> 【线下会议】OFweek 2024（第九届）物联网产业大会
-
即日-12.26火热报名中>> OFweek2024中国智造CIO在线峰会
发表评论
请输入评论内容...
请输入评论/评论长度6~500个字
暂无评论
暂无评论