一般来说，在汇封装设计中，降低电感并且增大信号与对应回路之间或者电源与地之间电容是选择集成电路芯片过程的首要考虑因素。举例来说，小间距的表面贴装与大间距的表面贴装：工艺相比，应该优先考虑选择采用小间距的表面贴装工艺封装的汇芯片，而这两种类型的表面贴装工艺封装的IC芯片都优于过孔引线类型的封装。BGA封装的汇芯片同任何常用的封装类型相比具有最低的引线电感。从电容和电感控制的角度来看，小型的封装和更细的间距通常总是代表性能的提高。

　　引线结构设计的一个重要特征是管脚的分配。由于电感和电容值的大小都取决于信号或者是电源与返回路径之间的接近程度，因此要考虑足够多的返回路径。

　　电源管脚和地管脚应该成对分配，每一个电源管脚都应该有对应的地管脚相邻分布，而且在这种引线结构中应该分配多个电源管脚和地管脚对。这两方面的特征都将极大地降低电源和地之间的环路电感，有助于减少电源总线上的电压瞬变，从而降低EAdI。由于习惯上的原因，现在市场上的许多汇芯片并没有完全遵循上述设计规则，但IC设计和生产厂商都深刻理解这种设计方法的优点，因而在新的IC芯片设计和发布时IC厂商更关注电源的连接。

　　理想情况下，需要为每一个信号管脚都分配一个相邻的信号返回管脚（如地管脚）。实际情况并非如此，众多的IC厂商是采用其他折中方法。在BGA封装中，一种行之有效的设计方法是在每组八个信号管脚的中心设置一个信号的返回管脚，在这种管脚排列方式下，每一个信号与信号返回路径之间仅相差一个管脚的距离。而对于四方扁平封装（QFP）或者其他鸥翼（gullw切g）型封装形式的IC来说，在信号组的中心放置一个信号的返回路径是不现实的，即便这样也必须保证每隔4到6个管脚就放置一个信号返回管脚。需要注意的是，不同的汇工艺技术可能采用不同的信号返回电压。有的IC使用地管脚（如TIL器件）作为信号的返回路径，而有的 IC则使用电源管脚（如绝大多数的ECI‘器件）作为信号的返回路径，也有的IC同时使用电源管脚和地管脚（比如大多数的CMoS器件）作为信号的返回路径。因此设计工程师必须熟悉设计中使用的IC芯片逻辑系列，了解它们的相关工作情况。

　　IC芯片中电源和地管脚的合理分布不仅能够降低EMI，而且可以极大地改善地弹反射（groundboltnce）效果。当驱动传输线的器件试图将传输线下拉到逻辑低时，地弹反射却仍然维持该传输线在逻辑低闭值电平之上，地弹反射可能导致电路的失效或者出现故障。

　　IC 封装中另一个需要关注的重要问题是芯片内部的PCB设计，内部PCB通常也是IC封装中最大的组成部分，在内部PCB设计时如果能够实现电容和电感的严格控制，将极大地改善系统的整体EMI性能。如果这是一个两层的PCB板，至少要求PCB板的一面为连续的地平面层，PCB板的另一面是电源和信号的布线层。更理想的情况是四层的PCB板，中间的两层分别是电源和地平面层，外面的两层作为信号的布线层。由于汇封装内部的PCB通常都非常薄，四层板结构的设计将引出两个高电容、低电感的布线层，它特别适合于电源分配以及需要严格控制的进出该封装的输入输出信号。低阻抗的平面层可以极大地降低电源总线亡的电压瞬变，从而极大地改善EMI性能。这种受控的信号线不仅有利于降低EMI，同样对于确保进出汇的信号的完整性也起到重要的作用。