侵权投诉
订阅
纠错
加入自媒体

台积电工艺路线图:2018年7nm量产/2020年5nm领航

  据纯晶圆代工大厂(pure-play foundry)台积电(TSMC)消息,台积电5nm研发已有1年时间,有望在7nm量产的2年后、亦即2020年上半年量产。

  台积电共同执行长(co-CEO)刘德音(Mark Liu)在最近的投资者会议中表示,7nm研发一如预期,预计将在2018年上半年量产。他尚未具体说明7nm是否已准备好量产或只是风险生产。

  刘德音还表示,公司将采用极紫外(EUV)光刻技术来生产5nm制程芯片。台积电第一季度已开始接受客户10nm晶片设计定案(tape-out),将于今年第四季度进入量产。

  台积电共同执行长魏哲家(CC Wei)表示,台积电14/16nm晶圆代工市场占有率将由去年50%提高到今年70%以上。台积电16nm FinFET工艺包括:16FF (16nm FinFET),16FF+ (16nm FinFET Plus) 和16FFC (16nm FinFET Compact) ,预计将抢占20%以上的晶圆代工芯片营收。今年将再推出低成本的16nm FFC制程争取更多中低阶智慧型手机晶片代工订单,将于2016年上半年量产。

  魏哲家还表示:“台积电量产采用InFO(integrated fan-out)晶圆级封装的举措将于2016年第二季度步入正轨。我们不渴盼大量客户采用InFO晶圆级封装,不过我们希望能吸引到高容量客户。”

  据说苹果将卷入到采用InFO晶圆级封装技术的首波客户浪潮之中。(文/Silvia译)

 

声明: 本网站所刊载信息,不代表OFweek观点。刊用本站稿件,务经书面授权。未经授权禁止转载、摘编、复制、翻译及建立镜像,违者将依法追究法律责任。

发表评论

0条评论,0人参与

请输入评论内容...

请输入评论/评论长度6~500个字

您提交的评论过于频繁,请输入验证码继续

暂无评论

暂无评论

电子工程 猎头职位 更多
扫码关注公众号
OFweek电子工程网
获取更多精彩内容
文章纠错
x
*文字标题:
*纠错内容:
联系邮箱:
*验 证 码:

粤公网安备 44030502002758号